0.13 μm CMOS低功耗10位100MS/S 电流舵 D/A IP设计与验证

Based on a low supply voltage curvature-compensated bandgap reference and central symmetry Q² random walk NMOS current source layout routing method, a 1.2-V 10-bit 100-MSPS CMOS current-steering digital-to-analog converter is implemented in a SMIC 0.13-μ m CMOS process. The total consumption is only 10 mW from a single 1.2-V power supply, and the integral and differential nonlinearity are measured to be less than 1 LSB and 0.5 LSB, respectively. When the output signal frequency is 1–5 MHz at 100-MSPS sampling rate, the SFDR is measured to be 70 dB. The die area is about 0.2 mm².     

0.18 μm 1.8 V 10 bit 100 MS/s CMOS电流舵D/A IP设计与验证

基于GSMC 0.18μm CMOS工艺,采用曲率补偿带隙参考电压源和中心对称Q2随机游动对策拓扑方式的NMOS电流源阵列版图布局,实现了一种10 bit 100 MS/s分段温度计译码CMOS电流舵D/A转换器.当电源电压为1.8 V时,D/A转换器的功耗为10 mW,微分非线性误差和积分非线性误差分别为1 LSB和0.5 LSB.在取样速率为100 MS/s,输出频率为5 MHz条件下,SFDR为70 dB,10 bit D/A转换器的有效版图面积为0.2 mm2,符合SOC的嵌入式设计要求.     

一种14位210MSPS校准电流DAC设计

本文设计了一种3.3V 14位210MSPS电流型DAC。该转换器包括高速模拟开关、带隙参考电路、电流调整电路和高速锁存器等。采用了分段电流沉结构,同时还采取了电流源调整技术,改善了芯片的线性参数。电路基于0.35μm CMOS工艺设计,芯片面积3.8mm2。测试表明,其刷新率可达210MSPS,INL为±0.8LSB,DNL为±0.5LSB,SFDR@fclk=210MSPS为72dBC@fout=5.04MHz,在3.3V电压下工作时功耗小于120mW。本文网络版地址:http://www.eepw.com.cn/article/233873.htm     

用于高速DDS中电流舵DAC的基准电流源设计

介绍一种用于高速DDS中电流舵DAC的带隙基准电流源电路,在传统带隙基准源电路的基础上将产生ΔVBE的两个三极管基极相连,使用两个运放分别将其集电极与基极钳至于相同电位,在保证三极管处于饱和区的基础上消除传统基准电路中由运放失调带来的误差VOS,通过温度补偿电路,补偿VBE与温度T的非线性项。电路采用0.18μm的深N阱1P5M工艺,选用NPN型三极管,仿真结果表明tt条件下基准电压输出温漂系数≈10×10-9/℃,基准电流输出温漂系数≈10×10-9/℃。     

一种用于高速高精度DAC的可编程基准源

高精度高稳定性基准源电路是电流模式DAC电路的关键电路模块。采用VEB线性化补偿技术、级联PNP结构和可编程技术,设计了一个高精度可编程基准源电路。测试结果表明,温度从0℃上升到＋80℃时,基准电压变化仅为1.4mV,温度系数达到了14ppm/℃。整个可编程基准源电路模块的芯片面积为0.45×0.6mm^2。     

12bit 800MSPS电流舵结构的高速DAC设计

本文设计了一个分辨率为12位，采样频率为800MHz的高速电流舵结构DAC。该设计基于TSMC0．18umCMOS工艺，采用了二进制码控制和温度计码译码控制相结合的方式，从而在降低DNL误差和减小毛刺的同时，又能实现较小的芯片面积和功耗。为达到高的精度和高的转换速度，该设计在系统结构、电路结构以及芯片版图等方面都做了优化。     

一种16位电流舵DAC的高精度前台校准方法

基于28 nm CMOS工艺,采用一种高精度的前台校准技术设计了一款16 bit电流舵数模转换器（Digitalto-analog converter,DAC）电路。该前台校准算法对16 bit数据对应的所有电流源进行校准,并且使用的电流源只有两种大小,降低校准难度的同时也提升了校准的精度。该校准电路引入了两种校准补充电流,分别用于温度和输出电流变化引起电流源失配的补偿,进一步减小了DAC电流源的失配,有效提高了DAC的整体性能。采用校准后,在-40～85℃温度范围内,微分非线性≤0.8 LSB,积分非线性≤2.0 LSB,200 MHz输出信号下无杂散动态范围≥75.3 dB。该校准方法提高了DAC的温度稳定性。     

一种低电压高精度CMOS基准电流源设计新技术

介绍一种新的在0.25μm混合模拟工艺电路中使用没有任何外围元件的基准电流源设计电路。该电路基于一个带隙电压基准源(BandgapReference,BGR)和一个类似β乘法器的CMOS电路。其中β乘法器中的电阻用NMOS晶体管代替以获得具有负温度系数的基准电流源;同时,BGR电压的正温度系数抵消了β乘法器中负温度系数。使用Bsim3v3模型实验的仿真结果说明-20℃到+100℃温度范围内基准电流源最大波动幅度小于1%,1.4～3V电压范围内片上所有电阻具有±30%的容差。     

一种用于电流舵DAC的SDR校正技术

提出了一种基于电流舵DAC的SDR校正技术。首先采用拆分电流源的方法,增加了待校正电流源的个数。然后采用动态组合的方式,减小了电流源的失配误差,提高了DAC的静态与动态性能。与DMM校正技术相比,该SDR校正技术具有更小的残余误差、更好的静态与动态性能。采用40 nm CMOS工艺实现了一种14位200 MS/s的电流舵DAC,并进行了仿真。结果表明,通过数字校正,该DAC的INL与DNL分别从1.5 LSB和0.5 LSB降低到0.33 LSB和0.25 LSB,SFDR在整个Nyquist带宽内均大于70 dB。     

一种CMOS低压带隙基准电路的分析与设计

不同于常规电压求和带隙基准,电流求和是实现低压基准的主要方法.文章重点分析了一种负温度系数电流的生成方法,基于电流求和模式,设计了一种简单且无运放的电压基准结构,其输出最大基准值为1.1V,功耗为7μA.     

一种10 bit电流舵型DAC的设计与仿真

设计了一款分辨率为10 bit、采样频率为160 MSps的数模转换器,该设计基于SMIC55nm 1P6M标准CMOS工艺,结构为分段式电流舵型,采用模拟电源2.5 V和数字电源1.2 V双电源形式供电,具有I/Q双通道.与传统DAC结构不同的是,内部采用了一个高精度、低温漂的基准电流源代替了带隙基准电压源以及电压-...     

一种13.22 fJ 12位 200 MS/s电流舵DAC

采用55 nm CMOS工艺,设计了一个12位电流舵DAC。根据Matlab建模结果,确定电流舵DAC采用“6+3+3”的分段结构,这种分段结构使得版图面积和微分非线性(DNL)均较小;共源共栅电流源有效提高了电流源的输出阻抗;开关结构中的MOS电容减小了信号馈通效应的影响;与电流源栅端相连的电容稳定了电流源的偏置电压。基于以上特点,在未采用静态和动态校准技术的情况下,电流舵DAC能得到较好的性能指标。后仿真结果表明,采样率为200 MS/s、输入信号频率为1.07 MHz时,在25 ℃、TT工艺角下,该DAC的无杂散动态范围(SFDR)为78.62 dB,DNL为0.5 LSB,积分非线性(INL)为0.8 LSB。该电流舵DAC的电源电压为1.2 V,功耗为18.43 mW,FOM为13.22 fJ。     

一种应用于高速电流型DAC的电流开关驱动器

就电流开关驱动器对高速电流型DAC动态性能的影响因素进行了分析,给出了设计应对措施,并设计了一种结构简单使用了同步锁存技术、低驱动信号摆幅技术和低信号交叉点技术的电流开关驱动器电路.基于SMIC 0.18μm CMOS工艺模型,采用Hspice仿真工具,对电流开关驱动器进行仿真分析,结果表明所设计驱动器电路功能正确.测试结果表明,应用该电流开关驱动器的一款嵌入式14位400MSPS DAC电路在输出80 MHz正弦信号时,达到76.47 dB的无杂散动态范围,所设计电流开关驱动器能保证高速电流型DAC的良好动态性能.     

一种高精度的CMOS带隙基准电压源

设计了一种采用0.25 μm CMOS工艺的高精度带隙基准电压源.该电路结构新颖,性能优异,其温度系数可达3×10-6/℃,电源抑制比可达75 dB.还增加了提高电源抑制比电路、启动电路和省功耗电路,以保证电路工作点正常、性能优良,并使电路的静态功耗较小.     

基极电流补偿曲率校正的0.13μm CMOS带隙基准源

带隙基准是各种模拟/数模混合集成电路中的基础性组成部件,其温度稳定性是决定整体电路性能的重要因素之一。使用级联三极管的带隙基准结构能够有效的降低运算放大器输入失调对基准电路稳定性的影响。但是在CMOS工艺中,由于三极管器件的放大倍数值较小,“发射极-基极”电流对集电极电流的分流作用较为显著,致使基准电压输出存在较大的温度漂移。针对这个问题,提出了一种自适应的基极电流补偿的技术,能够有效的提高级联三级管的带隙基准电路中输出基准电压的温度稳定性,实现基准电压的温度响应曲线的曲率校正。基于0.13μm CMOS工艺的实现结果表明,输出基准电压的温度稳定性可达到6.2ppm/℃（-40℃～125℃）,输出基准电压1.238V。     

一种0.18 μm CMOS 1.0V高精度电压基准源

在此基于SMIC 0.18μm CMOS工艺,设计一种高精度低温漂的低压基准电压源。该基准源的供电电源电压为1.8 V,输出电压为1.0 V,电路的总电流小于5μA。在-40~80℃范围内的温度系数为5.7 ppm/℃。当频率在100 k Hz以内时,电源抑制比始终保持在-75 d B以下。该基准电压源具有低功耗、低温度系数、高电源抑制的特性,能够很好地应用于低压供电的集成电路设计中。     

一种CMOS工艺低电压带隙基准源

基于0.18μm CMOS工艺,设计了一种低电源电压的带隙基准源.该带隙基准源电路采用非线性温度补偿,具有很高的温度稳定性.Hspice仿真结果显示,电源电压最低为1.2V时,在-40～135℃的温度范围内,输出电压在556.03～556.26mV之间变化,平均温度系数约仅为2.36ppm/℃,电源电压抑制比可达到90dB.     

一种用于电流舵DAC的开关顺序优化技术

提出了一种用于电流舵DAC的开关顺序优化技术。首先,将高位电流源阵列拆分成四个部分并位于四个象限中,在每个象限中采用开关顺序优化技术消除电流源阵列由PVT变化而带来的二阶梯度幅值误差;其次,对开关顺序优化后的电流源阵列根据幅值变化进行排序并重组,形成最终的电流源及开关顺序,消除了一阶梯度幅值误差和其他残余误差。与常规开关顺序优化技术相比,该技术能更有效地降低幅值误差,提高了DAC的静态性能。为了验证提出的开关顺序优化技术,基于40 nm CMOS工艺制作了一个12位200 MS/s采样频率的电流舵DAC。测试结果表明,实施开关顺序优化技术的DAC的INL、DNL分别从0.63 LSB、0.37 LSB降低到0.54 LSB、0.25 LSB。     

0.35μm CMOS激光二极管驱动器的设计

本文介绍了0.35μm CMOS工艺的激光二极管驱动器集成电路的设计。整个电路用Smart Spice模拟，模拟结果显示工作速率可以达到2.5Gb/s，调制电流幅度可以达到50mA以上，并且可以通过调节电压Vmod使调制电流幅度在0到50mA之间变化。     

一种带电流源校准的16bit高性能DAC

设计了一种带电流源校准电路的16 bit高速、高分辨率分段电流舵型数模转换器(DAC)。针对电流舵DAC中传统差分开关的缺点,提出了一种优化的四相开关结构。系统分析了输出电流、积分非线性和无杂散动态范围(SFDR)三个重要性能指标对电流舵DAC的电流源单元设计的影响,完成了电流源单元结构和MOS管尺寸的设计。增加了一种优化设计的电流源校准电路以提高DAC的动态性能。基于0.18μm CMOS工艺完成了该DAC的版图设计和工艺加工,其核心部分芯片面积为2.8 mm^2。测试结果表明,在500 MHz采样速率、100 MHz输入信号频率下,测得该DAC的SFDR和三阶互调失真分别约为76和78 dB,动态性能得到明显提升。