功率VDMOS器件的研究与发展

简要介绍了垂直双扩散功率场效应晶体管(VDMOS)的研究现状和发展历史.针对功率VDMOS器件击穿电压和导通电阻之间存在的矛盾,重点介绍了几种新型器件结构(包括沟槽栅VDMOS、超结VDMOS、半超结VDMOS)的工作原理和结构特点,以及其在制造工艺中存在的问题.对不同器件结构的优缺点进行了比较分析.对一些新型衍生结构...     

700 V VDMOS设计

主要研究高压VDMOS器件的设计方法.理论分析了VDMOS结构参数与其主要性能的关系.按700V VDMOS器件击穿电压和导通电阻的设计要求给出基本的结构参数,并在此基础上通过数值模拟的方法进行优化.重点讨论外延电阻率及厚度,栅的长度和PBODY结深对VDMOS器件BV和Rdson的影响,最终得到了满足器件设计要求的最佳结构参数.同时还分析了集成电路中的VDMOS与普通分立VDMOS器件在器件结构设计上的主要差别.     

CoolMOS导通电阻分析及与VDMOS的比较

为了克服传统功率MOS导通电阻与击穿电压之间的矛盾,提出了一种新的理想器件结构,称为超级结器件或CoolMOS,CoolMOS由一系列的P型和N型半导体薄层交替排列组成.在截止态时,由于p型和n型层中的耗尽区电场产生相互补偿效应,使p型和n型层的掺杂浓度可以做的很高而不会引起器件击穿电压的下降.导通时,这种高浓度的掺杂使器件的导通电阻明显降低.由于CoolMOS的这种独特器件结构,使它的电性能优于传统功率MOS.本文对CoolMOS导通电阻与击穿电压关系的理论计算表明,对CoolMOS横向器件:Ron·A=C·V2B,对纵向器件:Ron·A=C·VB,与纵向DMOS导通电阻与击穿电压之间Ron·A=C·V2.5B的关系相比,CoolMOS的导通电阻降低了约两个数量级.     

VDMOS功率场效应器件的设计与研制

VDMOS功率场效应器件是八十年代迅速发展起来的新型功率器件,由于它比双极型功率器件具有许多优良性能:如高输入阻抗、低驱动电流、开关速度快、工作频率高、具有负的电流温度系数、热稳定性好,安全工作区大,没有二次击穿及高度线性的跨导等,已广泛地应用于各种电子设备中,如高速开关电路、开关电源、不间断电源、高功率放大电路、高保真音响电路、射频功放电路、电力转换电路、电机变频调速、电机驱动、固体继电器、控制电路与功率负载之间的接口电路等。     

1 000 V VDMOS的优化设计研究

主要是寻找一种优化设计1 000 V的VDMOS的方法.通过分析VDMOS导通电阻及关态击穿电压的理论模型,找到影响器件静态特性的主要参数:外延电阻率及厚度、栅的长度、p-body结深,针对以上主要参量的模拟,最终达到优化设计1 000 V的器件.通过用Rat=BV/Rdss来衡量优化程度,可以得到用穷举法模拟的相同结果并且模拟更简便、快捷.最终得到耐压1 080 V,特征导通电阻为3.418 76E4 mΩ·mm2的优化器件.     

国产VDMOS器件总剂量辐射及退火效应研究

本文研究了不同辐射偏置条件下国产VDMOS器件的总剂量辐射损伤及退火效应,探讨了阈值电压、击穿电压、漏电流、导通电阻等重要的电参数随累积剂量、退火时间的变化关系。实验结果表明：阈值电压随着累积剂量的增加反而减小,在高温退火初期继续降低;在100℃退火时,在漏偏置下的击穿电压恢复并超过了辐照前的值,发生了“回弹”现象;VDMOS器件出现了LITB现象;在辐照和退火时,漏电流得到了很好的抑制,导通电阻几乎没有变化。     

8A/500V（150W）VDMOS

VDMOS的设计,讨论了其掺杂浓度以及外延层厚度和击穿电压的关系。导通电阻和并联元胞数量的关系。器件内等效电容和开关参数的关系。     

VDMOS功率器件开关特性研究

本文详细分析了线性负载ＶＤＭＯＳ功率器件的开关特性，得到了开关时间与栅输入电容及器件跨导、测试（工作）电流及电压的关系，并以方形原胞为例，指出了在设计和工艺上提高开关速度的途径。     

新型高频VDMOS功率器件的研究

作者采用一种新方法设计了可在高压下工作的高频VDMOS器件,该器件具有二级场板终端结构。通过在工艺上利用多晶硅选择氧化形成漏表面厚氧化层,不仅可以有效地减小C_(gd),而且可以减小C_(gs)。该方法简化了器件制作工艺并实现了自对准扩散。     

VDMOS功率器件用硅外延片

1、产品及其简介1973年美国IR公司推出VDMOS结构,将器件耐压、导通电阻和电流处理能力提高到一个新水平。功率VDMOS管是在外延片上制作的,由于一个管芯包括几千个元胞,故要求线条细,光刻精度高。所以对外     

用虚拟制造设计低压功率VDMOS

采用虚拟制造方法设计了低压功率VDMOS器件,并对其进行结构参数、物理参数和电性能参数的模拟测试,确定了器件的物理结构.通过对这些参数和电学特性的分析,进一步优化设计,最终获得了满意的设计参数和性能.     

一种新型VDMOS器件结构的设计与实现

垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件是一种以多子为载流子的器件,具有开关速度快、开关损耗小、输入阻抗高、工作频率高以及热稳定性好等特点。提出一款60 V平面栅VDMOS器件的设计与制造方法,开发出一种新结构方案,通过减少一层终端层版图的光刻,将终端结构与有源区结构结合在一张光刻版上,并在终端工艺中设计了一种改善终端耐压的钝化结构,通过使用聚酰亚胺光刻胶(PI)钝化工艺代替传统的氮化硅钝化层。测试结果表明产品满足设计要求,以期为其他规格的芯片设计提供一种新的设计思路。     

一种简单实用的CWDM器件的设计与制作

提出了一种简单实用的粗波分复用(CWDM)器件，这种器件级联8个多层介质膜滤波器，以解复用出波长间隔为20nm的8路光信号，两个由8个自聚焦透镜和8根光纤组成的阵列对置于这些多层介质膜滤波器后，以接收8路解复用后的光信号。测试结果表明，该器件各种性能均较好。     

功率VDMOS的EMI分析

针对功率VDMOS器件在实际应用中的电磁干扰(EMI)问题,对国内两家公司两款高压VDMOS产品进行应用于LED驱动电源模块的整机EMI测试以及VDMOS样管的动态特性测试,提出了功率VDMOS的EMI噪声优化方案。分析结果表明:适当增大VDMOS的寄生栅电阻R_g,增大VDMOS的输入电容C_(iss)和米勒电容C_(gd)可改善VDMOS器件EMI性能,但这会增加VDMOS器件的开关损耗。因此,在器件设计时需根据实际应用折中考虑。     

Minimisation of on-resistance of VDMOS power FETs

The minimisation of on-resistance of power MOSFETs is a problem of considerable importance to high-voltage MOS designers. The results of a two-dimensional simulation of VDMOS structures are presented, with linear and hexagonal surface geometries, which takes account of the finite sheet resistance of the accumulation layer under the extended gate region. A simple distributed analytic model is also introduced which gives reasonable agreement with the numerical model and which may be used to give the functional relation ship of the on-resistance with device parameters.     

纳米金刚石薄膜的制背

采用微波等离子体化学气相沉积系统,利用氢气、甲烷、氩气和氧气为前驱气体,在直径为5 cm的(111)取向镜面抛光硅衬底上沉积出高平整度纳米金刚石薄膜.利用扫描电镜、X射线衍射谱和共焦显微显微拉曼光谱我们分析了薄膜的表面形貌和结构特征.该薄膜平均粒径约为20 nm.X射线衍射谱分析表明该薄膜具有立方相对称 (111)择优取向金刚石结构.在该薄膜一阶微显微拉曼光谱中,1 332 cm-1附近微晶金刚石的一阶特征拉曼峰减弱消失,可明显观测到的三个拉曼散射峰分别位于1 147 cm-1、1 364 cm-1和1 538 cm-1,与己报导的纳米金刚石拉曼光谱类似.该方法可制备出粒径约为20 nm粒度分布均匀致密具有较高含量的sp3键的纳米金刚石薄膜.     

p沟VDMOS的设计及抗辐照特性研究

借助半导体仿真工具Silvaco中所提供的工艺摸拟器(Athena)和器件摸拟器(Atlas),及L-Edit版图设计工具,设计了一款击穿电压高于-90 V、阈值电压为-4 V的p沟VDMOS器件。经实际流片测试,器件的导通电阻小于200 m!,跨导为5 S,栅-源泄漏电流和零栅电压时的漏-源泄漏电流均在纳安量级水平,二极管正向压降约为-1 V。采用2-D器件仿真方法以及相关物理模型对所设计的p沟VDMOS器件的单粒子烧毁(SEB)和单粒子栅击穿(SEGR)效应进行了分析和研究,并通过对所获得的器件样片采用钴-60"射线源进行辐照实验,研究了在一定剂量率、不同总剂量水平条件下辐照对所研制的p沟VDMOS器件相关电学参数的影响情况。     

高压功率VDMOS元胞的研制

基于Sentaurus TCAD仿真软件,在外延层参数与生产工艺确定的情况下,通过调整元胞的多晶硅长度优化特征导通电阻,并通过对版图元胞面积的准确计算,设计了三款导通电阻目标值为2.4,3.0和3.3Ω的高压功率VDMOS芯片。流片结果显示,导通电阻的平均值与版图计算值吻合度均超过96%,表明了该设计方法、仿真参数及版图设计具有较高的可靠性。     

Design and fabrication of silica-based integrated-optic 1*128 power splitter

A 1*128 optical power splitter is fabricated by integrating 127 Y-branch waveguide elements on a 3 inch silicon wafer using silica waveguide technology. The average measured excess loss of this splitter is 3.2 dB including fibre-waveguide coupling loss.<>