脉动阵列的自动综合—FP方法

本文将FP代数,重写理论与脉动阵列(Systolic Arrays)的设计结合起来,研究了脉动阵列的形式化设计和自动综合的问题。文章中提出的FP/B并发计算型,不但可表示某一类FP/B递归方程的展开式解,而且可以用来等价地对算法进行重新描述,从而开发了计算的并行性和流水线性,获得一个规整高效的计算结构。文章形式地用FP/B定义了脉动式,并根据FP/B代数,建立了具有终止性和保持正确性的脉动阵列重写系统,它能将用户FP/B程序自动转换为等价的脉动式,再根据FP/B并发计算型及一些函数的几何语义可较为直接地获得一个脉动阵列的硬件描述。文末给出一个例子加以说明。     

脉动阵列算法自动综合的优化策略

对于脉动阵列算法的自动综合方法，本文揭示了参数确定法和相关性变换法的本质联系，给出了相关性变换法适用问题类的一个新的高效寻优策略。     

数字逻辑电路或系统的描述、模块化综合方法及实例

在叙述了数字逻辑电路或系统的结构描述和行为描述方法及其综合过程的基础上,以一个具有显示功能的4bit累加器为例,分别对多种用来进行功能和行为描述的手段作了对比。并通过VHDL语言对4bit累加器的行为和结构进行描述,说明它的优越之处,体现了VHDL评论主编程灵活、升级容易的特点。     

非门极少的组合系统逻辑综合

本文给出了逻辑电路中组合系统非门极少的逻辑综合ＣＡＤ算法，提出了序号数组的“指码”概念，有效地使用正逻辑函数的极小化之中，解决了以往算法未曾处理而在电路高度集成的今天必须处理的非门极少问题。     

硬件自动综合

计算机硬件综合被看作是从高级设计规范到低级设计规范、直至IC实体结构的变换过程。本文从算法级、逻辑级和电路综合/布局设计级的全局出发,力图全面地综述自动综合技术的发展与现状;在介绍了几个典型系统的特点之后,文章对硬件综合自动化技术的发展趋向进行了分析和展望。     

基于综合的句子特征的文本自动摘要

采用了一种综合的文本自动摘要方法来抽取出涵盖范围广、冗余信息少、最能反映文本中心思想的文本摘要.该方法充分考虑文本中的词频、标题、句子位置、线索词、提示性短语、句子相似度等特征因素,构建了一个综合的特征加权函数,运用数学回归模型对语料进行训练,去除冗余句子信息,提取关键句生成摘要.实验评估表明了该方法的可行性、有效性以及在摘要质量方面的优越性.     

数字系统硬件结构自动综合中的资源分配技术

硬件资源分配是系统自动综合的关键技术之一。西方提出了一个基于最佳匹配理论的资源分配算法，其特点（１）三类硬件资源的分配同时进行，从而便于资源间的统筹考虑以获得硬件资源总开销最小的设计方案（２））对工艺变化具备适应能力，工艺资源库发生变化，资源分配过程中将自动调整以保证产生在新的工艺环境下最佳的结构设计。     

逻辑图自动绘制算法

研究讨论了逻辑图的自动布局、布线问题。在布局方面，以减少线交叉为优化目标，对重心布局算法＾⑴进行了几点改进；在布线方面，引入了垂直通道的概念，以减少线交叉和连线总长为优化目标，提出了一种新的布线算法，即求解线交叉最少和连接总长最短的布线算法。     

基于IVI技术的无线电综合测试仪自动计量系统

为解决无线电综合测试仪计量难度大耗时长的问题,提出一种基于可互换性虚拟仪器（Interchangeable VirtualInstrument,IVI）技术的无线电综合测试仪自动计量系统,该系统构建面向仪器,具有仪器可互换性、兼容性、扩展性和数据可分析性的自动计量检定模式,通过硬件平台和软件系统实现多种型号无线电综合测试仪的自动计量、不确定度评定、原始数据和证书自动打印,提高了无线电综合测试仪的计量效率和准确度。     

通用陈列逻辑GAL的其他应用

通用陈列逻辑GAL器件在PAL器件的基础上,增添了许多优点。在低密度PLD中被认为是最理想的PLD。与中、小规模集成电路相比,它有集成度高,速度快,设计灵活方便,设计周期短等优点。它不仅可取代许多RAL器件,而且可以构成PAL所没有的逻辑结构,同时,它又可反复编程、功耗小。因此越来越广泛地被工程技术人员所采用。本文从用GAL实现单稳和多谐电路的角度,探讨利用GAL实现给定逻辑电路的方法。     

Some efficient solutions to the affine scheduling problem. I. One-dimensional time

Programs and systems of recurrence equations may be represented as sets of actions which are to be executed subject to precedence constraints. In may cases, actions may be labelled by integral vectors in some iterations domains, and precedence constraints may be described by affine relations. A schedule for such a program is a function which assigns an execution data to each action. Knowledge of such a schedule allows one to estimate the intrinsic degree of parallelism of the program and to compile a parallel version for multiprocessor architectures or systolic arrays. This paper deals with the problem of finding closed form schedules as affine or piecewise affine functions of the iteration vector. An algorithm is presented which reduces the scheduling problem to a parametric linear program of small size, which can be readily solved by an efficient algorithm.     

Mapping uniform recurrences onto small size arrays

Given a regular application described by a system of uniform recurrence equations, systolic arrays are commonly derived by means of an affine transformation; an affine schedule determines when the computations are performed and an affine processor allocation where they are performed. Circuit transformations are then applied on the resulting circuit when the application needs to be mapped onto a smaller size array. This method is in two steps and thus can hardly be optimized globally.

We hereafter present a different method for designing small size arrays. We derive them in one step by means of an affine schedule and a near-affine processor allocation. By doing so, we can generalize the optimization technique for affine mapping to be applicable here. The method is illustrated on the band-matrix multiplication and on the convolution algorithms.     

可逆编程语言R-JAVA及其语言处理系统的设计

为了给基于可逆逻辑综合、可逆电路技术的可逆硬件平台设计可逆软件系统,提出基于JDK的可逆编程语言RJAVA.首先总结可逆编程语言的设计原则,然后为可逆语言R-JAVA设计文法规则和语言处理系统,其语言处理系统提取源程序中的可逆代码段并将其翻译成分别对应正反语义的等价JAVA代码,再将翻译后的JAVA代码交由JDK解释执行.最后通过示例程序表明R-JAVA源程序中的可逆函数既可正向运行,又可反向运行,从软件层次上实现了可逆计算.     

An Integrated Approach to the Design of Processor Arrays with Systolic Organization of Computations

An integrated approach is proposed to the design of economically efficient and high-performance processor arrays with systolic organization of computations. The approach includes the construction of VLSI-oriented versions of locally recursive algorithms and synthesis of new architectures of processor arrays for transforming algorithms that maximally take into account fundamental restrictions of VLSI technology. Within the framework of this approach, strategies are developed for obtaining the above-mentioned algorithms and architectures.     

利用并行方法解AX+XB=C型线性矩阵方程

提出了一种新的递推算法用于求解AX+XB=C型线性矩阵方程,这种算法可以用脉动阵列结构并行实现,该算法和结构还可求解其它几种类似的线性矩阵方程,特殊情况下求解方程的阵列结构可进一步简化.仿真结果表明,这种并行方法有较高的加速比及效率.     

浅析CMOS逻辑门电路的应用模式

我们把基本逻辑运算的电子电路称之为逻辑门电路。在数字电路关系应用中,逻辑门电路中的门代表着基本逻辑关系的电路。在该文中,将重点分析CMOS逻辑门应用电路。     

同步时序电路优化中的时序重构技术

本文论述了自８０年代初以来，同步时序电路优化方法中出现的时序重构技术的基本理论、方法和应用，并指出了此技术进一步实用化的几种方法。