基于S3C2440和AD9248的高速采集系统的设计

设计了一个利用高速A/D、FIFO以及ARM9实现的高速数据采集系统.通过ARM9控制高速A/D转换和FIFO的读写,并采用大容量的板载数据存储器,可以实现较长时间的连续采集.设计了网络接口和USB接口实现数据的保存和传输,并设计了GPS授时模块接口以实现多个站点的同时数据采集.     

基于CPLD实现的隔离双积分AD

隔离双积分型AD转换是工业控制中常用的AD转换方式,本系统是以CPLD为核心实现的双积分型AD,用VHDL语言编写CPLD的程序.CPLD接在89C52单片机的地址数据总路线上,CPU通过访问总线上的地址实现对CPLD的控制,进而实现控制AD转换的启动和停止以及转换后数据的读取.     

基于STM32和CPLD的低功耗高速数据采集装置的研究与设计

本文设计了一种基于STM32和CPLD的低功耗高速数据采集装置。通过CPLD将传感器获得的信号进行连续采集,再将采集到的信号转存至FLASH芯片。STM32作为装置控制核心,负责与服务器通信和控制CPLD进行数据采集。装置具有高速、低功耗、实时在线的特点,可实时测量高速信号的全波波形,可为雷击在线监测装置提供设计参考和依据。     

基于DSP和CPLD的图像采集系统驱动设计

提出了一种新的基于DSP和CPLD的图像采集系统驱动设计方法,该方法针对现有图像采集系统中程序设计灵活性较低和数据传输速度较慢的问题,利用CPLD的灵活性和TMS320C64x系列DSP的PDT传输功能设计了一种合理的解决方案,并给出了硬件接口设计方案以及DSP和CPLD上的部分程序代码。该设计已成功在实际中应用,并减小了CPU的开销、提高了工作效率,使系统适应性增强。     

基于CPLD和AD9852的多功能信号模拟器设计

提出了一种基于 CPLD 和 DDS 芯片 AD9852的信号模拟器的设计方案。通过串口通信,CPLD 对信号的相位、频率、幅度及类型等重要参数进行接收及相应处理,输出 AD9852所需的控制字及对应内部寄存器地址,并触发 AD9852生成所需的各种信号。该设计方案能够输出单频、FSK、RF-SK、Chirp、BPSK 信号,具有较高的应用价值。     

基于单片机与 CPLD的高速数据采集系统

介绍了一种以单片机加CPLD双片结构实现的高速数据采集显示系统，具有速度快、可靠性高、体积小、功耗低等优点。     

基于CPLD和AD9709的多用途信号源设计

给出一种基于单片机C8051F020为主控,CPLD控制高速DA芯片AD9709产生多用途信号的设计,输出信号具有较高的分辨率,可以较好地模拟各种板级调试和软件集成调试所需的检测信号,且人机界面友好,易于设置。     

基于ARM及CPLD的纸币图像采集系统的设计

介绍了一种自行设计的基于ARM及CPLD技术,利用接触式图像传感器(CIS)采集纸币号码的图像采集系统,提出了一种实时采集高速图像信息及图像预处理的方法;系统以硬件设计为主,采集到的CIS图像信号经过明暗输出补偿、二阶滤波、模数转换、二值化等前置调理,保存在同步动态内存(SDRAM)中,供ARM作进一步图像处理;系统中CIS传感器的时序信号由CPLD设计,实验表明,采集到的二值化图像清晰;这项研究成果可以推广到证券、票据号码的录入系统以及其他相关领域的字符识别系统.     

基于CPLD的黑白全电视信号采集系统

介绍了一个以ＣＰＬＤ为控制单元的黑白金电视信号采集系统。在介绍了一种ＣＰＬＤ器件－ＥＰＭ７１２８ＳＬＣ８４的特点和结构后,详细讨论了采集系统的结构和ＣＰＬＤ的控制逻辑。这种设计具有功能集成度高、实现方便的优点。     

CPLD在视频采集系统中的应用和设计

主要描述了CPLD(Complex Programmable Logic Device)在电子系统设计中的应用。文章介绍了CPLD的基本概念，然后通过CPLD在视频采集系统中的具体应用设计，对如何利用CPLD进行设计进行了阐述，最后是在设计中的一些体会。     

基于CPLD的多通道数据采集系统设计

设计了以CPLD为核心处理芯片的多路数据采集系统,按照正确的时序直接控制AD676和双端口RAM的工作,所有这些功能都采用VHDL语言进行描述。     

基于CPLD与单片机的高速数据采集系统

本文针对新型匝间耐压测试仪中需要高速采集数据的问题提出了一种结合CPLD与单片机的高速数据采集系统设计方案.CPLD产生A/D芯片的控制时序以及SRAM的读写控制时序,单片机输出给CPLD控制A/D转换的启动信号,并通过CPLD读取SRAM中的采样数据该系统具有较好的可移植性.     

基于CPLD的数据采集系统的设计

通过对一般数据采集系统的特点了功能分析,提出了一种通过CPLD实现对多个通道的高速模拟数据采集的设计,本系统可实现每0.01 ms采集一路数据,具备先完成数据采集并存储,然后通过单片机进行数据的后续处理能力.设计使用一片CPLD完成A/D采样控制、数据存储、通道选择控制的集成.     

一种高速数据采集系统的设计

介绍了一种基于ＩＳＡ总线的高速数据采集系统构成及各部分功能。对提高高速数据采集系统的采样率和存储器带宽这两大技术难题提出了补救措施。采用交替样合成方式实现了系统最高采样率的倍增;采用多体存储结构提高了系统存储带宽;利用复杂可编程控制逻辑（ＣＰＬＤ）设计了系统控制逻辑、地址产生器、数据地址总线隔离器。文中最后给出了实际测试结果。     

基于FPGA的高速数据采集系统设计与实现

设计一种基于现场可编程门阵列(FPGA)的高速数据采集系统,将AT84AD001B高速A/D转换器与Stratix II系列的FPGA作为数据采集和处理主体,并在紧凑型外部设备互连系统平台上进行性能指标测试。结果表明,该系统可实现采样率为1 GS/s的双通道和采样率为2 GS/s的单通道交替并行数据采集性能,以及带宽达到200 MHz、放大倍数达到5倍的前端模拟信号调理性能,具有模块化、坚固性、可靠性和可扩展性等特点。     

基于CPLD高速数据采集系统设计

本文提出了一种基于CPLD的高速数据采集系统的设计方法。通过CPLD控制数据连续采集、缓冲,然后通过单片机(C8051F430)读取缓存在SRAM中数据,并且通过USB2.0将缓冲区数据转移到硬盘管理卡,由硬盘管理卡将数据存入海量硬盘。再利用PC机的强大数据处理功能,配合Microsoft VisualC++6.0的MFC类库,设计出一套集数据采集、处理和分析的可视化系统。     

基于CPLD的高速脉冲信号采集系统设计

介绍了一种基于CPLD(复杂可编程逻辑器件)的高速脉冲信号采集系统的设计与实现方案.该系统最大的特点是对离散脉冲信号的幅值进行采样,采样过程完全由CPLD控制,无需CPU干预.采用VHDL语言与模块化的设计思想设计了A/D采集控制模块、数据存储控制模块、微处理器接口模块,实现了多个串行ADC的同步脉冲采样与数据的实时存...     

基于CPLD高速信号存储测试系统的设计

针对减振控制装置中高频振动信号的采集问题.本文设计了一种基于CPLD为核心控制电路的高速数据采集系统.该信号采集过程是由硬件电路控制,并实时将转换数据存储起来,信号转换后进而由计算机处理采集到的数据.实验结果表明,该电路能够准确有效地进行AID数据采集.     

基于PCI接口的多通道高速数据采集系统

提出一种ＰＣＩ总线多通道高速采集系统的结构并予以实现。这个系统采用微机作为采集主控单元,兼容三种体制雷达的采集要求,可以实现六通道连续采集,并可以实现大量数据的存储;为了实现高速和大容量采集,系统采用基于Ｓ５９９３３的ＰＣＩ总线接口,利用ＰＣＩ总线的高速传输能力,满足主控单元与采集单元的数据传输要求;同时利用双口ＲＡＭ内部切换保证连续采集和连续传输;控制采用ＣＰＬＤ集中实现,简化了电路板设计,提高