基于FPGA的Golay码编译码器

短波信道中存在突发随机错误，为提高短波通信的可靠性，设计了一种基于FPGA的Golay码编译码器，用于纠正这种随机错误。编码器中编码工作由Golay码生成矩阵完成；译码器应用了一种基于Golay码奇偶校验矩阵的结构性质的快速译码算法完成译码和纠错。为充分利用Spartan-II芯片的硬件资源，编译码器采用了流水线方式与并行方式，并提高了系统时钟频率。该设计既有专用ASIC电路的快速性，又有DSP器件的灵活性。波形仿真结果表明了该Golay编译码器设计的正确性。     

基于FPGA的Golay码编译码器

短波信道中存在突发随机错误,为提高短波通信的可靠性,设计了一种基于FPGA的Golay码编译码器,用于纠正这种随机错误。编码器中编码工作由Golay码生成矩阵完成;译码器应用了一种基于Golay码奇偶校验矩阵的结构性质的快速译码算法完成译码和纠错。为充分利用Spartan-II芯片的硬件资源,编译码器采用了流水线方式与并行方式,并提高了系统时钟频率。该设计既有专用ASIC电路的快速性,又有DSP器件的灵活性。波形仿真结果表明了该Golay编译码器设计的正确性。     

基于FPGA的TDMA数字通信系统的设计

基于EDA技术及VHDL硬件描述语言,提出了一种TDMA数字频带通信系统,在一片EPFlOKlO的FPGA芯片上完成了位同步、帧同步、A律压缩与解压、FSK词制与解词等系统的大部分功能,实现了4路语音与2路64kB数据全双工通信。     

基于TMS320VC5402实现的双调制解调系统

设计了一个双调制解调器,其速率分别为600bps和1200bps,调制方式为DPSK。两个调制解调器既可独立工作,又可分集选择。在分析调制解调原理的基础上,以TMS320VC5402为核心,实时实现了调制解调方案,取得了较好的通信质量。     

基于TMS320VC5402实现的双调制解调系统

设计了一个双调制解调器,其速率分别为600*!bps和1200*!bps,调制方式为DPSK。两个调制解调器既可独立工作,又可分集选择。在分析调制解调原理的基础上,以TMS320VC5402为核心,实时实现了调制解调方案,取得了较好的通信质量。     

基于Verilog HDL设计线性分组编译码器

针对传统电路图法设计复杂数字系统的周期长,需要专门的设计工具,需手工布线的缺陷,阐述了用Verilog HDL输入法在设计复杂电路方面的优势.并以线性分组码编译码器的具体设计实现说明了Verilog HDL设计的程序结构清晰,无需考虑具体电路的实现,大大减少了设计人员的工作量,提高了设计的准确性和效率.     

基于FPGA的数字通信误码测试系统设计

提出了一种基于FPGA的数字通信误码测试系统设计方法,重点讨论了实现误码测试的伪随机序列产生,自校验误码插入,位同步原理及实现方法,在EP1K30TC144-3FPGA上实现了测试系统的核心模块。     

基于FPGA的信号产生与调制设计

基于FPAG技术,对采样获得的ROM数据,通过功能模块对其进行选择乘法处理,并经DAC芯片加以转换。实现了信号的产生与调制（2ASK,2PSK,2FSK）。经过系统仿真、Sig—nalTapⅡ分析以及在示波器上的观察显示,信号稳定可靠,高频谐波少。整个系统结构紧凑,实现灵活方便,可扩展性强。     

基于FPGA实现协议转换的数字通信

数字通信中，常用的通信协议有同步协议和异步协议。PC的通信协议都是异步协议，这种协议难以达到高速、大容量的要求。如果PC之间要求传输速率、效率较高，或者外围接口只能采用同步方式与PC通信，异步协议显然不可行的。针对上述问题，文章应用Verilog HDL语言，结合有限状态机的设计方法，制定同步传输协议，基于FPGA器件成功进行了发端异步／同步传输，收端同步／异步传输的理论仿真。该方法为高速大容量传输提供了一种新的解决方案。     

基于FPGA的Turbo码译码器设计与实现

讨论了基于滑窗MAX-LOG-MAP算法的Turbo码译码器的FPGA实现方案.采用基于流水线和多时钟的设计,提高了译码速度,同时在对算法流程分析基础上,通过优化设计,减少了译码所需的存储量.整个设计用VHDL语言描述,并在Altera公司的Cyclone系列上得到了实现.     

基于FPGA的数字PID控制器设计

PID控制器的可靠性及实时性是实现运动控制系统精确定位的重要环节。在分析PID控制算法的基础上,采用FPGA对增量型PID控制器进行设计及仿真实验,整个程序采用VerilogHDL语言编写。仿真结果表明该方法的有效性和可行性。     

数字通信FPGA开发设计平台

为了适应基于 FPGA的数字通信实验及数字通信专用功能模块设计的要求 ,提出了能在外围接口、测试模块与目标芯片 I/O管脚间实现智能交换的多功能开发设计平台方案。开发设计平台有友好的人机界面 ;既可以通过 PC下载配置数据 ,又可以脱机运行 ,有较大的实用价值     

基于FPGA的数字相位计在相位测距系统中的研究

结合相位测距系统详细介绍了一种数字相位计的实现方法,该方法是基于FPGA(现场可编程门阵列)芯片运用FFT(快速傅立叶变换)算法完成的。阐述了在实时高速测量场合运用FPGA器件的优势,并给出这种新型数字相位计的基本原理和具体实现过程。     

数字同步电路的FPGA集成设计

在MAXPLUSⅡ平台上采用图形设计和VHDL硬件描述语言设计方式,设计了数字通信系统的位同步电路和帧同步电路,编译仿真后下载到一片FPGA芯片上,形成在线可编程嵌入式系统.整个电路集成在一片FPGA芯片上,不仅集成度高、功耗小、可靠性好、调试维护方便,而且形成了自己的技术内核.     

数字通信系统中位同步信号提取的FPGA实现

同步是通信系统中非常重要的一个实际问题,是保证整个通信系统进行有序而可靠工作的技术支撑.在数字通信系统中除了载波同步外,还需要实现位同步.本文设计了一种在数字通信系统中的数字锁相法位同步提取方案,详述了位同步提取原理及其各组成功能模块的VerilogHDL语言实现,最后进行了仿真验证,将位同步提取电路集成在一片FPGA芯片上,具有体积小、功耗低、可靠性高的特点.     

基于FPGA的数据采集系统的设计

介绍了以FPGA为核心控制模块的数据采集系统.设计中采用自上而下的方法,将FPGA分为几个模块,并论述各模块的功能和设计方法.FPGA模块采用VHDL语言进行仿真.整个系统可以实现8路最大工作频率为5 MHz语音信号的采集.     

基于FPGA的全数字锁相环电路的设计

为了协调锁相环锁定时间与环路同步误差之间的矛盾,设计了一种基于自动变模控制的全数字锁相环电路,主要有四部分构成：异或门鉴相器、K变模可逆计数器、脉冲加减电路以及自动变模控制模块。其中自动变模控制模块实时控制可逆计数器的模值,当输入信号和本地参考信号的相位差较大时,降低KMode值,增大步进校正量,缩短捕获时间;当相位差较小时,增大KMode值,使捕获过程变慢,即延长锁定时间,提高捕获精度。采用VerilogHDL语言对各模块功能进行描述,利用Modelsim SE10.1c软件进行功能仿真验证并给出RTL级电路图,运用Quartus II软件进行功能仿真和综合,并将程序下载到FPGA芯片上验证环路功能,结果证明此环路能够实现相位锁定。     

基于FPGA和DSP Builder的FIR数字滤波器设计

针对FIR数字滤波器的基本原理和结构特点,利用DSP Builder软件设计了一个低通的32阶FIR数字滤波器,并对此进行功能仿真,同时将该设计下载到FPGA中进行硬件测试。测试结果表明,采用该方法设计FIR滤波器简单易行,可缩短设计进程,设计出的滤波器性能稳定、可靠,达到了预期目标。     

基于FPGA的串口通讯设计

串行通信接口是一种主要的通信接口.本文设计了一个串口数据采集和处理程序.详细介绍了系统各个模块的具体设计方法,使用了硬件描述语言Verilog HDL进行编程,并使用Modelsim对实验结果进行了仿真,验证了用FPGA实现串行通信的可行性.     

宽带数字接收机的高效FPGA设计

在FPGA中实现了一种高效的宽带数字接收机,采用坐标旋转数字计算机算法实时产生数控振荡器数据,提高了接收机设计的灵活性。二次变频的接收机结构和四倍抽取的多相滤波结构减少了接收机的运算量,降低了接收机的资源消耗。FPGA中的仿真结果证明了该方法的高效性和实用性。