DDRⅠ/Ⅱ的信号品质测试

本文论述了利用安捷伦的DDR分析软件去解决传统示波器分析DDR信号不足,并详细剖析了DDR分析Read和Write周期信号的变化情况.     

DDRⅠ／Ⅱ信号的品质测试

鉴于USB(通用串行总线)ASIC控制器的线宽不断变小,迫使物理层从控制器中分离出来,这使得许多系统设计人员认识到物理层独立的重要性.由于业界所需的分立物理层器件能与在较低VCC下工作的USB控制器接口,系统设计人员必须在符合USB2.0标准的系统中正确地引进物理层.     

DDRI/II的信号品质测试

本文论述了利用安捷伦的DDR分析软件去解决传统示波器分析DDR信号不足,并详细剖析了DDR分析Read和Write周期信号的变化情况。     

Kingmax DDRⅡ蓄势待发

新芯片组要成为市场主流，至少需要半年左右，但英特尔的Grantsdale芯片组6月21曰刚刚正式推出，全球DRAM厂都已开始动作，希望能够争取到抢先进入市场的商机。     

并符合DDR1/DDR2/DDR3标准要求

加利福尼亚州米尔皮塔斯（MILPITAS,CA）凌力尔特公司（Linear Technology Corporation）推出高效率双输出同步降压型DC/DC控制器LTC3876,该器件为DDR1/DDR2/DDR3以及未来的标准存储器应用产生VDDQ电源电压、VTT总线终端电压和VTTR基准电压。第一个通道的输出产生VDDQ,并可在电流高达25 A时,在2.5~1 V的范围内设定VDDQ。     

注重DDR电路的信号完整性

目前很多高清数字机顶盒都采用了DDR存储器,DDR是Double Data Rate的缩写,意为双倍数据速率.普通的SDRAM只是在时钟的上升沿进行一次数据传输,而DDR SDRAM可以在时钟的上升及下降沿各进行一次数据传输,从而达到双倍数据传输速率的效果.     

低成本DDR3、DDR4高速存储器测试解决方案

HSM3G高速存储器测试解决方案进一步拓展了面向DDR3主流存储器IC和更高级存储器件测试的V93000HSM平台。 V93000 HSM3G独特的优势在于其未来的可升级性,速度和功能将来都可以升级,其可编程的、快速的每引脚APG能力得到了数据总线倒置（DBI）和循环冗余校验码（CRC）数据的支持,     

DDRⅡ SRAM在超宽带雷达信号生成中的控制设计与实现

介绍了一种新型高速静态存储器——DDRⅡ SRAM（Double Data Rate）的存储器结构、端口设计,并在硬件平台上实现了存储器单时钟读写模式下不同读写时钟的控制实现。该方案实现了工程设计中动态数据的实时更新,并在超宽带雷达信号生成过程中对雷达特征数据的高速读取和实时更新验证了其可行性。     

基于Cadence的DDRⅡ仿真设计

针对DDRⅡ设计中高速信号的完整性和时序匹配问题,使用EDA工具Cadence仿真设计了DDRⅡ存储器的印制板。通过Cadence软件建立DDRⅡ信号拓扑结构、仿真信号的串扰、码间干扰、过冲等与信号质量相关的参数,从仿真波形中可以测量出与信号时序相关的参数,从而计算出信号的时序裕量,并为DDRⅡ信号设置约束进行布线。布线完成后,使用Cadence软件进行板后仿真,验证DDRⅡ信号的完整性和时序关系。并根据仿真结果,总结出部分设计规则。     

Stratix Ⅱ DDR2系统有效性总结

仅依靠FPGA特征数据来检验DDR2接口方案功能是不够的,在苛刻的环境中,这些方案设计必须非常可靠,具有较强的鲁棒性。为解决这一挑战,需要采取一系列测试方案来查明影响系统功能最关键的问题。一旦找到这些问题,需要进一步解决的是：已有的FPGA解决方案在这些环境中究竟表现怎样？     

基于示波器的DDR2符合性测试应用软件

基于示波器的N5413ADDR2符合性测试应用软件可在Infiniium 54850和80000系列示波器上运行，提供基于电子器件工程联合委员会（JEDEc）JESD79—2CDDR2SDRAM规范和Intel DDR2667／800JEDEC规范附录1．1版的DDR2电气符合性测量，调试模式所提供的关键性测量有眼图、     

DDR3测试的挑战及解决方法

作为DDR2的继任者,DDR3具有更高的速度、更大的容量和更低的功耗。带来更高速度的同时,DDR3对测试速度、精度和效率也提出了更高的要求。     

面向DDR2和DDR3 DIMM测试应用的新型探头前端附件

这些新型探头前端附件,支持高达8GHz的信号带宽,是为探测DDR2和DDR3内存DIMM专门设计的,也可以用于通用探测应用。新附件使用插座电缆技术,连接快捷简便。新型TriMode探头前端附件提高了适用性,降低了每个焊点的成本。通过TriMode,只需一次探头设置连接示波器,即可准确地、确定性地进行差分测量、单端测量和共模测量。     

PCT-Ⅰ/Ⅱ型过程控制教学实验装置

1　 PCT- / 型过程控制教学实验装置简介　　图 1所示的 PCT- / 型过程控制教学实验装置是基于工业过程物理模拟对象 ,集自动化仪表技术 ,计算机技术 ,通讯技术 ,自动控制技术为一体的多功能实验装置。本系统包括流量、温度、液位等热工参数 ,可以实现系统参数辨识、单回路控制、串级控制、前馈控制、比值控制等多种控制形式。本装置还可根据用户的需要设计构成DDC、 DCS、 PLC、FCS、TCS等多种控制系统。所以本实验装置既可作为本科、专科、高职的过程控制课程的实验装置 ,也可作为研究生及科研人员在复杂控制系统、先进控制系…     

低功耗DDR高速信号的封装布线方案设计及信号完整性分析

不同于印制电路板的制作工艺,芯片封装基板的走线更细,线间距更窄。狭小的布线空间使传输线效应更为明显,而且封装设计的好坏直接影响芯片是否可以正常工作,同时芯片成本的控制要求布线层尽量要最少。这些问题使得高速信号布线面临严峻的挑战。在国家科技重大专项的资助下,使用全波电磁场仿真工具进行建模分析,研究了布线中线宽、线间距和参考地对信号传输质量和信号间串扰的影响,并且基于一款低功耗DDR高速芯片的双层封装布线设计,在实际设计方案中对分析结果进行了仿真验证,最终得到了一种高质量、低成本封装基板高速布线方案,速率达到1 333 Mb/s。     

用于DDR电源及终端的高效率、双通道、±3A同步降压型稳压器符合DDR/DDR2/DDR3标准

凌力尔特公司推出一款高效率、双通道、单片式、同步降压型开关稳压器LTC3618,该器件能够为DDR/DDR2/DDR3及未来需要供应和吸收电流的标准存储器应用产生电源电压和总线终端电压。第一个降压型稳压器的输出提供了一个高准确度的VDDQ电源,该电源能输送±3 A输出。一个内部电阻分压器负责将VTT DDR终端电源和VTTR基准电压设定为等于施加至VDDQIN输入端之电压的一半,并在VTT和VTTR上分别提供了±3 A(供应/吸收)和±10 mA的输出电流能力。VTT输出可在低至0.5 V的电压条件下运作,以支持所有DDR标准。     

追求品质双通道DDR之INTEL中高档配置

CPU:IntelPentium42.4B1320元主板:华硕P4P8001388元内存:ApacerDDR400/256MBx2700元硬盘:西数800JB820元显卡:微星GF4Ti4200-8X1100元显示器:三菱DiamondPlus74SB1699元光驱:台电48速康宝499元软驱:昂达32M闪盘100元机箱:爱国者月光宝盒+长城P4电源300元音箱:漫步者R351T390元键盘鼠标:罗技MX300220元总价格:8536元又到了每周装机的时间了,要论最近市场最流行的主板产品,恐怕非INTEL865/875系列莫数,我们这次也抓紧时机推荐一款采用双通道DDR的INTEL配置。虽然现在800MHz前端总线的P43.0GHz处理器还太贵,不过对于现有…     

DDR2高速PCB设计与信号完整性

本文首先简要分析了DDR2电路PCB设计步骤,分别从等长控制、串扰、控制回流路径、增大走线间距及发射等方面,探讨了信号完整性的应对措施,以期为相关设计应用提供些许参考。     

667MHZ!PQI DDRⅡ燃点激情

这是劲永PQI旗下Turbo Memory"极速飙王"系列的DDRⅡ内存产品,Turbo Memory"极速飙王"系列是劲永专为玩家而设计研发的系列高性能内存产品的统称.     

一种改进型的DDR2信号设计方法

本文针对利用传统方法设计的DDR2,其信号品质不佳的问题,提出新的DDR2设计方案,并对设计结果进行仿真验证,根据仿真后得到的眼图,调整设计方案,得出最优的信号输出,从而达到改善DDR2信号完整性的目的。