共查询到18条相似文献,搜索用时 187 毫秒
1.
2.
3.
4.
5.
聚合物低温键合技术是MEMS器件圆片级封装的一项关键技术。以苯并环丁烯(BCB)、聚对二甲苯(Parylene)、聚酰亚胺(Polyimide)、有机玻璃(PMMA)作为键合介质,对键合的温度、压力、气氛、强度等工艺参数进行了研究,并分析了其优缺点。通过改变Parylene的旋涂、键合温度、键合压力、键合时间等工艺参数进行了优化实验。结果表明,在230 ℃的低温键合条件下封装后的MEMS器件具有良好的键合强度(>3.600 MPa),可满足MEMS器件圆片级封装要求。 相似文献
6.
侯旎璐 《电子产品可靠性与环境试验》2023,(6):67-73
键合工艺技术是半导体封装环节中的重要技术方法,而键合系统相关的失效也直接影响着电子元器件的互连可靠性。虽然同为键合区域的失效,但失效机理却千差万别。针对性地讨论了Au-Al、 Cu-Al和Al-Al这3个键合系统中常见的基于材料特性和工艺过程的失效模式。结合相关实际案例,采用扫描电子显微镜(SEM)、 X射线能谱分析仪(EDX)、离子研磨(CP)等物理和化学分析手段,研究并分析了键合工艺开裂、双金属间键合退化、接触腐蚀和功率器件的键合丝退化等模式的失效机理,得到各种失效模式对应的失效原因为键合工艺参数不适配、金属间化合物(IMC)过度生长、原电池效应和金属层疲劳剪切力与形变等。通过列举的检测方法能准确识别器件的失效模式,并对症提出相应的改善策略,为提高键合系统的可靠性提供指导。同时,可以通过功率循环试验观测和识别功率器件的键合退化。 相似文献
7.
高级IC封装中新兴的细铜丝键合工艺 总被引:2,自引:0,他引:2
在铜丝或铜条长期应用于分立器件及大功率器件的同时,近年又出现了晶片的铜金属化工艺。由此,业内人士采用铜作为丝焊键合的一种材料,进而带来了一些新工艺的研究。结果证实,铜金属化使电路的线条更细、密度晚高。因而铜丝可以作为一种最有发展前景及成本最低的互连材料替换金丝,进行大量高引出端数及小焊区器件的球形或楔形键合工艺。本文要阐述了铜丝键合工艺在IC封装中的发展现状及未来发展方向。 相似文献
8.
铜丝键合工艺在微电子封装中的应用 总被引:6,自引:0,他引:6
在铜丝或铜条长期应用于分立器件及大功率器件的同时,近年又出现了晶片的铜金属化工艺。由此,业内人士采用铜作为丝焊键合的一种材料使用,进而开始了一些新工艺的研究。结果证实,铜金属化使电路的线条更细、密度更高。因而铜丝可以作为一种最有发展前景及成本最低的互连材料替换金丝,可进行大量高引出端数及小焊区器件的球形或楔形键合工艺。主要阐述铜丝键合工艺在微电子封装中的现状及未来发展方向。 相似文献
9.
10.
基于DOE和BP神经网络对Al线键合工艺优化 总被引:1,自引:0,他引:1
Al丝超声引线键合工艺被广泛地应用在大功率器件封装中,以实现大功率芯片与引 线框架之间的电互连.Al丝引线键合的质量严重影响功率器件的整体封装水平,对其工艺参数的优化具有重要工业应用意义.利用正交实验设计方法,对Al丝引线键合工艺中的三个最重要影响因数(超声功率P/DAC、键合时间t/ms、键合压力F/g)进行了正交实验设计,实验表明拉力优化后的工艺参数为:键合时间为40 ms,超声功率为25 DAC,键合压力为120g;剪切推力优化的工艺参数为:键合时间为50 ms,超声功率为40 DAC,键合压力为120 g.基于BP神经网络系统,建立了铝丝超声引线键合工艺的预测模型,揭示了Al丝超声键合工艺参数与键合质量之间的内在联系.网络训练结果表明训练预测值与实验值之间符合很好,检验样本的结果也符合较好,其误差基本控制在10%以内. 相似文献
11.
12.
金丝楔形键合是一种通过超声振动和键合力协同作用来实现芯片与电路引出互连的技术。现今,此引线键合技术是微电子封装领域最重要、应用最广泛的技术之一。引线键合互连的质量是影响红外探测器组件可靠性和可信性的重要因素。基于红外探测器组件,对金丝楔形键合强度的多维影响因素进行探究。从键合焊盘质量和金丝楔焊焊点形貌对键合强度的影响入手,开展了超声功率、键合压力及键合时间对金丝楔形键合强度的影响研究。根据金丝楔焊原理及工艺过程,选取红外探测器组件进行强度影响规律试验及分析,指导实际金丝楔焊工艺,并对最佳工艺参数下的金丝键合拉力均匀性进行探究,验证了金丝楔形键合强度工艺一致性。 相似文献
13.
针对适用于锂电池保护电路特点要求的共漏极功率MOSFET的封装结构进行了研发和展望.从传统的TSSOP-8发展到替代改进型SOT-26,一直到芯片级尺寸的微型封装外形,其封装效率越来越高,接近100%.同时,在微互连和封装结构的改进方面,逐渐向短引线或焊球无引线、平坦式引脚、超薄型封装和漏极焊盘散热片暴露的方向发展,增... 相似文献
14.
A power electronics packaging technology utilizing chip-scale packaged (CSP) power devices to build three-dimensional (3-D) integrated power electronics modules (IPEMs) is presented in this paper. The chip-scale packaging structure, termed die dimensional ball grid array (D2BGA), eliminates wire bonds by using stacked solder joints to interconnect power chips. D2BGA package consists of a power chip, inner solder caps, high-lead solder balls, and molding resin. It has the same lateral dimensions as the starting power chip, which makes high-density packaging and module miniaturization possible. This package enables the power chip to combine excellent thermal transfer, high current handling capability, improved electrical characteristics, and ultralow profile packaging. Electrical tests show that the VCE(sat) and on-resistance of the D2BGA high speed insulated-gate-bipolar transistors (IGBTs) are improved by 20% and 30% respectively by eliminating the device wirebonds and other external interconnections, such as the leadframe. In this paper, we present the design, reliability, and processing issues of D2BGA package, and the implementation of these chip-scale packaged power devices in building 30 kW half-bridge power converter modules. The electrical and reliability test results of the packaged devices and the power modules are reported 相似文献
15.
为提高国产陶瓷外壳用于铝丝楔焊键合的可靠性和产品质量,利用Minitab统计软件对一种封装形式为CQFP84的国产陶瓷外壳用于铝丝楔焊键合的工艺参数进行试验设计,并对试验结果进行直观分析和方差分析。讨论过键合功率、键合压力、键合时间及超声功率缓慢上升时间(Ramp)对键合拉力的影响及其显著程度。试验研究表明第2段参数的键合压力、第2段参数的键合功率及第1段参数的Ramp对键合拉力值有显著影响,以键合拉力为参考指标,得到了较优的键合工艺参数,通过验证试验键合拉力相比工艺参数优化前有明显提高,分散度也有明显改善,达到了提高产品可靠性的目标。 相似文献
16.
17.
18.
Neysmith J. Baldwin D.F. 《Components and Packaging Technologies, IEEE Transactions on》2001,24(4):631-634
A pressing challenge to the commercial implementation of prototype microsystems is the reduction of package size and cost. To decrease package size, a process was developed for the fabrication of high-aspect-ratio, through-wafer interconnect structures. These interconnects permit device-scale packaging of microsystems and are compatible with modern surface mount technology such as flip chip assembly. To minimize package cost, a modular wafer-level silicon packaging architecture was devised. Low temperature bonding methods were used to join package components, permitting integration of driving circuitry on the microsystem die. The reconfigurable architecture allows standard package components to serve a wide variety of applications 相似文献