嵌入式数据传输系统速度优化方法

针对由ARM和FPGA组成的嵌入式千兆网数据传输系统的特点,提出了一种提高系统数据传输速度的方法。首先介绍了嵌入式数据传输系统的工作原理,然后对数据传输的效率和操作系统的TCP/IP协议栈工作流程进行了分析,在此基础上提出了对软硬件进行改进的方法,该方法既利用操作系统的网络协议栈,又发挥了FPGA并行处理的优势,大大提高了系统资源的使用效率和数据传输速度。     

基于DSP/FPGA的嵌入式实时目标跟踪系统

提出了一套基于DSP／FPGA的协处理器结构用以实现实时目标跟踪的嵌入式视觉系统。系统由DSP作为主处理器进行全局控制，利用具有流水线并行处理结构的FPGA作为协处理器实时完成DSP分配的处理任务。系统由FPGA快速完成最初的运动估计的结果，DSP在此基础上进一步分析和校正，并将校正信息反馈给FPGA，实现快速而准确的跟踪。     

基于FPGA的嵌入式网络摄像机系统设计

在简要介绍网络摄像机发展现状及FPGA芯片工作原理上,提出了一种采用嵌入式处理芯片FPGA、MPEG-2编码芯片SAA6752和μC/OSⅡ系统所构成的嵌入式网络摄像机系统,并给出了嵌入式网络摄像机硬件和软件的实现方案。     

一种基于FPGA和软核CPU的嵌入式系统设计方法

本文对一种基于FPGA和软核CPU的嵌入式系统设计的方法进行了描述,整个系统以FPGA和NIOS为中心进行设计,外围接口包括JTAG、串口、USB口等.系统选用ALTERA公司的Cyclone系列的芯片作为核心处理芯片,配合ALTERA公司推出的NIOS软核嵌入式处理器构成整个系统的核心.操作系统采用μC/OS嵌入式系统,并移植到FPGA平台上.     

基于μclinux的远程监控系统设计与实现

随着网络和通信技术的发展,嵌入式系统现已进入高速发展阶段;并在社会各个领域得到了广泛的应用;文章介绍了一种采用μclinux作为开发平台,实现基于TCP/IP的远程系统监控,从而取代传统单片机来实现数据采集、预处理和通信功能;并依靠互联网将数据向上位机传送,同时支持远端客户对设备进行远程控制,从而实现对远程设备的监视、控制。经调试,系统实现了对设备的远程监控。     

基于FPGA的实时图像中值滤波设计

在嵌入式图像处理系统中,图像处理的实时性问题一直是一个很难突破的设计瓶颈,特别是数据处理量大,实时性要求较为苛刻的场合,传统的MCU根本无法适应;利用现场可编程门阵列(FPGA)并行处理的优势,开发了一种适于硬件并行处理的图像中值滤波算法,并用VHDL硬件开发语言在ALTERA的Stratix中现场可编程门阵列(FPGA)上实现,给出了整个硬件系统的构造方法;仿真结果说明该算法可以满足实时性要求,取得了良好的滤波效果,适用于图像采集与预处理系统中.     

嵌入式高可靠性异构双机冗余系统的设计

以复杂电磁环境下嵌入式控制系统的可靠运行为设计目标,提出了基于ARM和FPGA的可重构双机并行处理模型,以期运用备份策略保证系统可靠性.进而,利用马尔可夫过程模型分析此系统的抗电磁干扰能力,证明本模型能够有效地提高系统可靠性.     

μclinux在基于s3c44b0开发平台上的移植

在应用比较复杂的嵌入式开发中,如需要tcp/ip协议栈的支持、需要usb的支持等,为了加快开发的周期,一般需要引入一个嵌入式的操作系统。linux由于具有开源,内核可配置等优点,在嵌入式的开发中有着非常广泛的应用。本文详细描述了在使用三星公司s3c44b0的一个项目中,对μclinux进行移植的过程。     

面向人车识别的目标检测系统实现

为将参数量巨大的神经网络模型部署到资源有限、功耗要求极高的嵌入式端,以较好的速度运行,研究8 bit整型量化算法和神经网络前向推理过程在FPGA上的具体实现。通过8 bit整型量化,将模型的参数量从22.5 M缩减至5.7 M,模型参数量缩小近4倍,提高神经网络在嵌入式端部署的可行性。基于FPGA并行处理的特点,设计精简指令,优化卷积运算中输入输出和计算过程的并行处理。在实验中可以在较低功耗下加速神经网络前向推理过程。     

μCLinux中DSP驱动的设计

本文通过一个开发实里例详细说明如何通过DSP的HPI接口与运行Linux操作系统的ARM架构处理器进行数据通信。给出了接口部分的实际电路和μclinux下驱动程序的开发过程。因而,本文对于基于μclinux操作系统的驱动开发具有普遍的指导意义。     

基于FPGA的双通道CMOS图像采集系统设计

在嵌入式图像处理系统中,由于图像数据容量大的特点,图像处理的实时性问题一直是设计瓶颈.利用现场可编程门阵列(FPGA)并行处理的优势,提出了一种以FPGA芯片为核心处理器件的CMOS图像采集系统设计方案,将模块化结构设计、异步先人先出(FIFO)控制与乒乓存储等多项技术应用于设计过程中,保证了数据采集、传输和存储的实时性.实际测试表明:系统能正常采集图像数据,并具有很好的实时性能,适用于图像的嵌入式应用系统.     

基于FPGA嵌入式系统的研究与应用

针对FPGA自身用户可编程的特性,分析了FPGA嵌入式系统的优势和应用领域,研究了利用FPGA实现嵌入式系统的基本原理和设计方法,重点探讨了其结构的转换难点.通过具体应用,分析了乘法累加驱动滤波器的实现原理和处理过程,设计了FPGA嵌入式系统的具体实现方式.     

基于FPGA的嵌入式多核处理器及SUSAN算法并行化

给出了四核心嵌入式并行处理器FPEP的结构设计并建立了FPGA验证平台.为了对多核处理器平台性能进行评测,提出了基于OpenMP的3种可行的图像处理领域的经典算法SUSAN算法的并行化方法:直接并行化SUSAN、图像分块处理和多图像并行处理,并对这3种并行算法在Intel四核心平台和FPEP的FPGA验证平台上进行性能测试.实验表明,3种并行算法在两种四核心平台下均可获得接近3.0的加速比,多图像并行处理在FPEP的FPGA验证平台可以获得接近4.0的加速比.     

AIS系统协议栈的研究与实现

根据通用船载自动识别系统(AIS)的协议栈,给出了一种基于链路层、网络层和传输层的嵌入式系统AIS系统平台设计,详细研究了其基于ARM FPGA的硬件设计和基于μC/OS-II操作系统的软件设计。     

一种多运动目标检测方法在FPGA上的实现

运动目标的检测已在众多的领域得到了广泛的应用,但是由于嵌入式处理器自身的速度限制,该应用主要集中在PC机上。使用一种改进的基于纹理的算法用于背景提取。采用高速的FPGA实现,通过对基于局部二元模式直方图算法的改进,使该算法适合硬件实现,通过一个图像块硬件结构的实现,在FPGA上同时实现12个图像块并行处理,使系统处理速度有了很大的提高。     

采用SRIO协议实现多DSP实时系统图像数据传输

针对高速实时图像处理系统数据量大、算法复杂度高等特点,从系统的处理性能、缓存容量、传输带宽三个要点考虑,设计了一种基于FPGA+4DSP架构的实时图像并行处理系统,使用SRIO互连技术取代传统EMIF方式实现DSP间、DSP与FPGA中间的数据传输。实验结果表明,系统传输带宽峰值为312.5 MB/s,这种新的嵌入式实时图像处理平台能够实时采集传输处理1k?1k@100 f/s高分辨率图像数据,并且具有可靠性高、通用性强、灵活性好的优点。     

水下三维场景实时成像系统

针对目前水下三维声纳实时成像系统前端信号通道多、波束形成计算量大的问题,提出一种基于现场可编程门阵列（FPGA）的水下三维场景实时成像系统。采用FPGA阵列控制多路信号同步采样,优化波束形成算法对海量数据进行并行处理,同时利用嵌入式处理器PowerPC控制系统,最终由主控PC完成三维图像实时显示。实验结果表明,该系统能够在水下200m的范围内实现分辨率为2cm的三维成像,三维图像刷新率可达20帧／秒。     

AIS系统协议栈的研究与实现

根据通用船载自动识别系统(AIS)的协议栈,给出了一种基于链路层、网络层和传输层的嵌入式系统AIS系统平台设计,详细研究了其基于ARM+FPGA的硬件设计和基于μC/OS-Ⅱ操作系统的软件设计.     

基于TMS320C6202的装甲战车智能图像跟踪系统硬件平台设计

通过分析装甲车车载图像跟踪系统的任务和应用环境,设计了以数字信号处理器TMS320C6202为核心并结合PC104嵌入式计算机系统的双处理器并行处理硬件平台;详细介绍了利用大规模FPGA芯片实现系统总线仲裁和逻辑控制的设计思想;并给出了体现系统智能化程度的DSP模块的程序智能加载技术及其实现方法。经实际系统测试表明,该硬件平台能满足图像跟踪系统对实时性、可扩展性、稳定性的要求,为装甲战车的数字化改造提供了可靠的保障。     

基于FPGA的仿人机器人面部驱动系统

针对单片机在处理多任务事件时的延时问题,提出了基于现场可编程门阵列(FPGA)的驱动系统设计方案。根据FPGA的多任务可并行处理特点,分别进行设计和验证并通过在一片FPGA上统一实例化模块,简化了驱动系统的硬件结构。实验表明,基于FPGA的驱动系统可有效提高面部表情控制准确度和表情再现速率。