基于COTS的空间信息处理平台抗辐射关键技术研究

针对空间辐射环境下的单粒子效应,研究了基于FPGA的抗SEU多级容错机制的关键技术,并设计芯片、板级两级监测的抗SEL保护电路;通过在嵌入式空间信息处理平台原型系统中的验证实验,结果表明:设计合理,且有效地提高了系统的抗辐射能力。     

基于版图设计的DICE触发器单粒子翻转加固技术

D触发器是时序逻辑电路的基础,随着集成电路工艺尺寸进入纳米级,单粒子多节点翻转(single event multiple upset, SEMU)现象趋于严重,双互锁存单元(dual interlocked storage cell, DICE)触发器加固设计方法的抗单粒子翻转(single event upset, SEU)能力已不能满足宇航需求。基于纳米工艺下D触发器的SEU加固技术以及DICE结构的翻转机理,兼顾电路性能、面积和功耗等资源开销,提出了一种以DICE电路结构为基础的版图级抗SEU触发器设计方法,并采用商用65 nm工艺实现了一款抗SEU的D触发器设计,其面积仅为商用结构触发器的1.8倍。电路功能及辐照性能仿真表明,该触发器的建立时间和传输延迟与商用结构触发器相当,在线性传输能(linear energy transfer, LET)阈值大约为37 MeV·cm²/mg的Ge离子轰击下没有发生SEU,触发器电路的性能和抗单粒子软错误能力表现优秀。在抗辐照专用集成电路设计中,极大节省了由加固D触发器电路所带来的面积、布线资源和时序开销。     

MOSFET单粒子翻转效应的二维数值模拟

用MEDICI二维模拟软件对MOSFET的单粒子翻转现象进行了计算，力图从理论上建立分析器件单粒子翻转的可靠手段，通过输入不同粒子的线性能量传输值，得到了某一结构器件的翻转概率与线性能量传输值的关系曲线，分析了不同结构参数的变化对单粒子翻转的影响，模拟得到的结果与电荷漏斗模型相吻合，表明所建立的物理模型的正确性。     

支持双向布线结构的一种半定制PLC设计方法

提出一种新的可编程逻辑核设计方法,该方法采用结构化的方式进行电路硬件描述,采取模块复用的方法减少代码编写工作量,通过半定制的后端流程得到可编程逻辑核版图.与传统的“软核”设计方法相比,新方法避开了综合步骤,解决了“组合逻辑环”的问题,可以实现主流的双向结构的可编程逻辑核,且版图面积减少了50％左右.用所提出的方法设计的...     

一种先进CMOS工艺下抗单粒子瞬态加固的与非门

先进纳米集成电路工艺的发展使得微电子器件翻转的阈值电荷不断降低,导致数字电路中由单粒子效应引起的软错误率增加。为加强集成电路中标准单元的抗辐射特性,本文提出了一种抗单粒子瞬态(single-event transient, SET)加固的与非门结构。在三阱工艺下,通过将下拉网络中每一个NMOS管的衬底和源极各自短接,便有效地提高了与非门抗辐射性能,而且随着输入端数目的增加,本文提出的与非门加固效果更加明显。利用Sentaurus TCAD软件的混合仿真模式进行粒子入射仿真实验,对于与输出节点相连的NMOS管采用经过工艺校准的三维物理模型,其他MOS管采用工艺厂商提供的Spice模型。结果显示：在40 nm工艺下,当入射粒子线性能量传输(linear energy transfer, LET)值为10 MeV·cm²/mg时,本文提出的2输入与非门能够在3种输入的情况下降低输出电压扰动幅度。其中在N₂管关闭的输入模式下,达到了对单粒子入射免疫的效果;对于3输入与非门,即使在“最坏”输入的情况下,也能使输出电压翻转幅度降低85.4%。因此,本文提...     

图像跟踪器性能检测设备的设计与应用

为了改进图像跟踪器的跟踪性能,提高图像跟踪设备对于图像中目标位置定位的准确度,设计一种以现场可编程门阵列（FPGA）芯片作为控制核心,使用外设部件互联标准（PCI）总线技术进行通讯的图像自动跟踪器性能检测设备．使用PCI9054作为桥接芯片,实现PCI总线信号到局部总线信号的转换,同时使用FPGA芯片完成对局部总线控制信号和双L1随机存储器（RAM）IDT7024芯片控制信号的控制,人机交互界面采用LabVIEW语言编写．检测设备按照通讯协议发送相关命令对图像跟踪器进行控制或者结合跟踪精度计算公式将图像跟踪器反馈到双口RAM中的数据与图像中目标的真实位置进行对比得到图像跟踪器的跟踪精度．实验结果表明,通过配合跟踪设备中算法的修改,检测到跟踪器的跟踪精度从7．13变成了4．00,检测设备达到了使用需求．     

时移地震数据采集和记录系统中的单缆测试系统设计

针对时移地震数据采集和纪录系统中电缆的测试,开发了单缆测试系统。该系统包括硬件框架、逻辑设计、嵌入式软件以及人机界面软件的设计。系统使用了可编程逻辑阵列FPGA和嵌入式操作系统VxW orks,具有较强的灵活性和可靠性。     

基于平均幅度和加权过零率的VAD算法及其FPGA实现

介绍了一种平均幅度和加权过零率的VAD算法,并对该算法进行了硬件实现。对其中主要的模块,在硬件实现方法上进行了优化,取得了较好效果,使其在保证实时性要求的同时节省了资源,为进一步向低成本器件上移植或系统中作为IP模块应用提供了可能性。     

基于65 nm体硅CMOS技术的DICE-DFF和TMR-DFF SEU辐射硬化方法分析

基于65 nm体硅CMOS工艺,采用移位寄存器链方式对普通触发器(DFF)、2种双互锁触发器(DICE-DFF,FDICE-DFF)、普通触发器空间三模冗余(TMR-DFF)和2种普通触发器时间三模冗余(TTMR-DFF300,TTMR-DFF600)这6种结构进行单粒子翻转(SEU)性能试验评估。利用Ti、Cu、Br、I、Au和Bi这6种离子对被测电路进行轰击,试验结果表明,普通触发器单粒子翻转截面最大,约为3.5×10?8～1.7×10?7 cm2/bit;时钟间隔时间600 ps的时间三模冗余结构触发器单粒子翻转截面最小,约为5×10?11～7×10?10 cm2/bit,仅为普通触发器的0.1%左右。同时,针对6种触发器单元,从速度、面积、晶体管数量以及抗SEU性能多方面进行综合分析,为后续超大规模集成电路抗SEU设计提供了一定的指导意义。     

施威德勒型单层球面网壳结构抗火的非线性有限元分析

根据ISO-834标准升温曲线与结构钢强度和刚度随温度的变化曲线,采用非线性有限元法对不同的矢跨比的施威德勒型单层球面网壳结构进行了抗火分析,得到了一些结果,可为经济、科学的结构综合防火设计提供理论依据.     

Low complexity SEU mitigation technique for SRAM-based FPGAs

An internal single event upset (SEU) mitigation technique is proposed, which reads back the configuration frames from the static random access memory (SRAM)-based field programmable gate array (FPGA) through an internal port and compares them with those stored in the radiation-hardened memory to detect and correct SEUs. Triple modular redundancy (TMR), which triplicates the circuit of the technique and uses majority voters to isolate any single upset within it, is used to enhance the reliability. Performance analysis shows that the proposed technique can satisfy the requirement of ordinary aerospace missions with less power dissipation, size and weight. The fault injection experiment validates that the proposed technique is capable of correcting most errors to protect space-borne facilities from SEUs.     

双向预判免缩放因子CORDIC算法

针对流水线型坐标旋转数字计算机(coordinate rotation digital computer,CORDIC)算法的输出精度低、输出时延长、硬件资源消耗大的问题,提出一种双向预判免缩放因子CORDIC算法.该算法首先将[0,π/4)内的输入角度通过角度二进制编码后按位值i分解为2-i的较小角度,然后使用设立的...     

基于（16,8）准循环码的星载FPGA有限状态机容错设计

有限状态机作为星载数字系统实现控制逻辑的重要手段,其稳定性直接影响系统的正常运行. 空间辐射环境所造成的单粒子翻转效应会导致有限状态机不稳定. 目前常用的容错方法适于处理状态机的1位翻转错误,而具有高可靠性要求的系统还需要能处理2位翻转错误. 基于（16,8）准循环码的有限状态机容错设计方法,可实时纠正1位或2位翻转错误,检测到3位翻转错误,使有限状态机拥有更高的可靠性. 此方法同时具有硬件易实现,系统延时小等优点.     

城市局地热气候预测及热岛效应缓解策略

为量化分析下垫面对局地热环境的影响,采用多用途建筑区域热气候评价模型,以深圳国际低碳城核心启动区为对象,讨论下垫面构成对热岛强度及热舒适性的影响.研究表明:最大局地热岛强度体现最热极端情况的气候差异,平均局地热岛强度反映全天气温的平均差异;夜间平均局地热岛强度高于白天;自然下垫面中,增大水体和树木的覆盖率起到的降温效果更好,而适当增加草地的覆盖率能更有效地提高室外环境舒适度.     

心率诊断的FPGA硬件实现及仿真

心电（ECG）信号的检测和分析,是临床了解心脏功能、辅助诊断心血管疾病和评估其他治疗效果的重要手段。对心电信号检测方法进行了扼要分析,给出了一种采用动态阈值来检测R波群的方法。在此基础上提出了一种基于现场可编程门阵列（FPGA）硬件实现心率诊断的方案,结合QuartusⅡ进行软硬件仿真,说明本法对R波的检测和识别是切实可行的,有助于对心电信号诊断的准确判断。     

一种高度并行的卷积神经网络加速器设计方法

为实现卷积神经网络数据的高度并行传输与计算,生成高效的硬件加速器设计方案,提出了一种基于数据对齐并行处理、多卷积核并行计算的硬件架构设计和探索方法. 该方法首先根据输入图像尺寸对数据进行对齐预处理,实现数据层面的高度并行传输与计算,以提高加速器的数据传输和计算速度,并适应多种尺寸的输入图像;采用多卷积核并行计算方法,使不同的卷积核可同时对输入图片进行卷积,以实现卷积核层面的并行计算;基于该方法建立硬件资源与性能的数学模型,通过数值求解,获得性能与资源协同优化的高效卷积神经网络硬件架构方案. 实验结果表明: 所提出的方法,在Xilinx Zynq XC7Z045上实现的基于16位定点数的SSD网络(single shot multibox detector network)模型在175 MHz的时钟频率下,吞吐量可以达到44.59帧/s,整板功耗为9.72 W,能效为31.54 GOP/(s·W);与实现同一网络的中央处理器(CPU)和图形处理器(GPU)相比,功耗分别降低85.1%与93.9%;与现有的其他卷积神经网络硬件加速器设计相比,能效提升20%~60%,更适用于低功耗嵌入式应用场合.     

设备状态检修中的灰色预测方法

预测方法是建立在大量的统计数据基础上,而灰色预测方法只用较少的已知信息就可以对特征值的发展变化进行建模和预测.本文采用的灰色等维新息预测方法通过"弃旧纳新",可以提高预测的精度,而不使计算量增加.该方法为等间距、短间隔、长时间预测的特征值数据"爆炸"问题提供了有效的解决手段.研究证明,该方法计算简单,精度高.     

幂级数法对无源交调幅度和功率的预测

利用幂级数法预测无源交调的幅度和功率的一般思路和方法，推导了由低阶无源交调测量值预测高阶交调（特别是奇次交调）幅度和功率的通用数学表达式，编程实现了用三阶无源交调的测量值预测五阶无源交调的功率，并与实验值进行了比较，初步证实了这种方法的正确性和有效性。