基于人脸识别的考勤系统设计

为了适应当今各企事业单位考勤业务需求，设计了一款嵌入式人脸识别考勤系统，并详细设计分析了该系统的实现方法。从硬件角度方面，利用ARM芯片的优势，对本文设计的嵌入式系统整体方案、硬件选择和开发环境的搭建等进行分析；另一方面，从软件的角度，依据系统功能进行设计，并提出一种基于PCA的人脸识别方法。最终通过系统性能测试，验证该方案的可行性。     

基于CDMA和动态时隙ALOHA的UHF RFID防碰撞研究

为提高UHF RFID系统防碰撞性能,提出了一种基于码分多址(CDMA)和动态时隙ALOHA相结合的超高频RFID无源标签防碰撞识别方案。设计了标签防碰撞性能评估方案,采用Matlab进行仿真分析。性能分析和仿真结果显示,该方案在尽可能降低标签硬件复杂度和功耗的前提下,充分利用了码分多址和动态时隙ALOHA的性能,允许多个标签同时发送数据,提高了标签的识别速率。     

基于单片机的磁性编码器信号细分系统的设计

文章阐述了利用低成本单片机系统提高低分辨力的磁性编码器的分辨率的硬件电路和软件设计方案:给出了一种测量旋转角度的计算方法,该方法可以简化程序设计并缩短计算时间;并介绍了实现细分脉冲实时输出的控制方法.     

空频发射分集技术在TDS-OFDM中的实现

为提高在衰落信道中数字电视地面广播(DTTB)系统的传输性能,设计了在时域同步正交频分复用(TDS-OFDM)系统中发射分集技术的应用方案,并在FPGA上实现了TDS-OFDM传输系统双天线发射分集的硬件系统。为了能够快速且实时处理,发射端和接收端硬件实现均采用了流水线结构,并对硬件中的核心模块进行了多次复用以节省硬件资源。仿真结果和硬件测试表明,这种发射分集应用方案能够有效提高系统的接收性能,增加信号传输的可靠性。     

MPEG码流分析仪的软硬件实现

本文提出了MPEG码流分析仪的系统实现方案及软硬件实现方法,文中采用了计算机软件与硬件插卡相结合的方案,整个系统由码流分析硬件,PCI接口,驱动程度,支持软件及应用软件组成。硬件采用FPGA用VHDL进行描述,软件开发采用分层的模块方法,采用VHDL设计的PCI接口硬件与码流截取硬件用一片FPGA实现,使硬件大为简化并加了灵活性。所设计的驱动程序与软,硬件紧密结合,提高了系统的性能。可扩展的支持软件与应用软件增强了系统的功能。     

用可重组结构实现高性能实时信息处理

可重组计算结构是一种新的实现计算系统的方法,它补充了原有通用处理器和专用硬件教育处系统的不足,即具有在制造后的可编程性,又能提供较高的计算性能和计算密度,文章讨论了可重构处理的基本概念,系统构成及其硬件协同设计技术,同时,提出一种针对实时图象信息处理应用的可重构处理器设计与实现方案。     

一种轻量级嵌入式GUI设计

本文重在讲述轻量级嵌入式GUI设计原理。该设计能极大地简化实现和提高性能,使其能工作在计算能力较弱的处理器和简单的LCD硬件系统中。论文采用自底向顶的顺序:先介绍硬件布线和驱动设计,然后描述整个GUI软件框架,最后解释窗口和状态栏的实现与对象通信。该设计模式对于较简易的GUI系统实用性极强,同时揭示了图形界面设计原理。     

硬件损伤下能量采集双向中继网络系统中断性能分析

在硬件损伤条件下分析了能量采集双向中继网络的系统中断性能,该网络的终端节点对直达链路信号和中继链路信号分别进行选择合并（Selection Combining, SC）和最大比合并（Maximum Ratio Combining,MRC）。首先,推导了该网络在SC方案下的系统中断概率,并在此基础上得到了由硬件损伤而引起的两种效应,即中继协作效应和系统协作效应。然后,推导了该网络在MRC方案下的系统中断概率。最后,通过仿真分析了硬件损伤及系统参数对系统中断性能的影响,并比较了该网络在SC方案和MRC方案下的系统中断性能。仿真结果表明:在硬件损伤条件下,MRC方案仅引起系统协作效应;相比于MRC方案,SC方案对硬件损伤更加敏感;当数据传输速率低于系统协作门限时,采用MRC能够实现更好的系统中断性能。      

一种轻量级嵌入式GU I设计

本文重在讲述轻量级嵌入式GUI设计原理。该设计能极大地简化实现和提高性能，使其能工作在计算能力较弱的处理器和简单的LCD硬件系统中。论文采用自底向顶的顺序：先介绍硬件布线和驱动设计，然后描述整个GUI软件框架，最后解释窗口和状态栏的实现与对象通信。该设计模式对于较简易的GUI系统实用性极强，同时揭示了图形界面设计原理。     

基于FPGA的高速数字锁相环的设计与实现

本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案,并详细介绍了该方案基于FPGA 的实现方法。通过对所设计的锁相环进行计算机仿真和硬件测试,表明该方案确实可以提高锁 相环的捕获性能。     

网络入侵检测硬件加速研究

针对大流量网络负载下的入侵检测性能瓶颈问题,论文研究和探讨了入侵检测系统的内容检测硬件加速技术,以开源软件Snort为实现平台,采用安全加速芯片对检测系统中最耗费计算资源的特征匹配操作实施加速处理,对实现的硬件加速原型系统给出对比测试实验结果,并进行了分析讨论。     

Application of Reconfigurable Computing to a High Performance Front-End Radar Signal Processor

Many radar sensor systems demand high performance front-end signal processing. The high processing throughput is driven by the fast analog-to-digital conversion sampling rate, the large number of sensor channels, and stringent requirements on the filter design leading to a large number of filter taps. The computational demands range from tens to hundreds of billion operations per second (GOPS). Fortunately, this processing is very regular, highly parallel, and well suited to VLSI hardware. We recently fielded a system consisting of 100 GOPS designed using custom VLSI chips. The system can adapt to different filter coefficients as a function of changes in the transmitted radar pulse. Although the computation is performed on custom VLSI chips, there are important reasons to attempt to solve this problem using adaptive computing devices. As feature size shrinks and field programmable gate arrays become more capable, the same filtering operation will be feasible using reconfigurable electronics. In this paper we describe the hardware architecture of this high performance radar signal processor, technology trends in reconfigurable computing, and present an alternate implementation using emerging reconfigurable technologies. We investigate the suitability of a Xilinx Virtex chip (XCV1000) to this application. Results of simulating and implementing the application on the Xilinx chip is also discussed.     

可重构计算平台的硬件结构设计

针对现有可重构计算硬件平台配置时间长、灵活性受限的缺陷问题,介绍了一种基于PC机的FPGA可重构硬件平台结构的设计方法,该结构允许PCI总线快速重构,整个系统的硬件设计可以按以下两个部分进行设计:固定部分和可重构部分。最后在FPGA资源上的验证结果表明该设计能够有效实现FPGA的硬件重构,而且其物理硬件设计简单。     

在MATLAB环境中调用DLL对硬件资源访问的方法

MATLAB是一款高性能的科学与工程计算软件,具有强大的数值计算和分析能力,但其对硬件的访问能力较弱。在MATLAB环境中实现对硬件资源的直接访问可以极大的方便对数据的处理及算法的验证,基于这种目的提出一种扩展MATLAB访问硬件的方法,通过MATLAB外部函数接口调用第三方器件商提供的动态链接库导出函数,在MATLAB平台下实现对一般硬件的访问,并具体介绍了该方法在气压高度计原型系统设计中的应用。该方法简化了MATLAB与硬件的数据交互,对于原型系统设计和算法的验证提供了一种有效的手段。     

5G核心网UPF硬件加速技术

5GC通过NFV技术在通用硬件上实现网元功能,具有资源灵活共享等优点,但是5G的uRLLC、eMBB等应用有超低时延、高带宽等要求,对核心网UPF的转发时延、带宽、抖动、丢包率等性能提出了更高要求。将部分业务处理卸载到适合大规模转发和并行计算的硬件加速卡,可提供更好的转发特性,总结并分析了UPF的转发流程,并对当前的硬件加速技术和加速方案进行介绍,提出了目前UPF硬件加速技术中存在的问题,最后对UPF硬件加速研究方向和思路进行展望。     

基于图形处理器的时域有限差分算法研究

如何提高时域有限差分算法（FDTD）的运算效率一直是FDTD数值运算研究的核心问题之一。针对近年来图形处理器（GPU）运算能力的高速增长及GPU通用运算概念提出的背景,对GPU加速FDTD运算的潜力与研究现状进行了总结,并对GPU加速FDTD运算的并行实现原理进行了阐述,通过将其与其他典型硬件加速方式进行比较,指出了GPU加速具有低成本易于开发移植等特点。通过GPU加速FDTD的实例运算,初步验证了GPU运算的可行性与高速性,证实了GPU加速运算FDTD运算存在广阔应用的前景,并对现有问题进行了总结。     

一种MPEG-2编码电路设计

介绍了一种MPEG-2编码电路MB86390A。该电路包括视、音频信号采集，编码和差分传输。它与解码电路组成的编、解码系统具有良好的性能。在3Mbps数据率时，与未经编码的视、音频信号质量基本相当；在1.5Mbps数据率时，肉眼可察觉到在极剧烈运动图像中的方块效应，视、音频整体效果仍令人满意。     

双运算核提升小波变换的FPGA硬件实现

应用提升方法实现了双正交小波变换.给出了应用因式分解法,将传统小波滤波器分解为基本提升步骤的推导.采用双运算核在FPGA硬件平台上实现小波变换模块.采用单一时钟,在不增加系统设计复杂性和功耗的情况下,使得系统达到实时处理的要求.系统通过仿真验证,工作稳定可靠.     

安全网关内容过滤硬件加速研究

论文研究和探讨了安全网关内容过滤硬件加速技术。通过采用内容过滤硬件加速系统,解决了高速网络边界网关的内容过滤性能瓶颈,基于Linux的Netfilter框架,实现了内容过滤原型系统,并对实现的硬件加速原型系统进行了对比实验,测试结果验证了该方法的有效性。