一种高速数字上变频的优化设计与实现方法

软件定义无线电(SDR)要求数模转换器采样率越来越高、发射信号的带宽越来越宽,传统的数字上变频方法受限于现场可编程门阵列(FPGA)的时钟频率,无法满足应用需求。提出一种优化的高速数字上变频(DUC)设计方法,对插值滤波及数字频率合成进行改进。推导出高速数字上变频的数学模型,对传统数字上变频结构进行优化;设计高效灵活的内插滤波实现结构和数字频率的合成结构;分析给出内插滤波器多路滤波系数和多路并行数字频率合成的相位参数计算方法。硬件实现表明,该优化设计方法功能正确,便于工程应用,输出的数字中频信号数据率可达960 MS/s。该方法可实现不同倍数的内插,产生不同速率的高速本振信号,能够满足软件无线电中发射大带宽、高速率信号的数字上变频应用需求。     

基于SG的数字接收机高效实现方法

数字接收机是软件无线电的重要环节,使用传统的编写HDL代码的方法实现,需要设计人员对FPGA硬件和HDL语言有较深的认识,一般的信号处理软件人员难以胜任。针对此,提出一种基于Syetem Generator设计实现数字接收机的新方法,其建模简单易行,综合结果可信。     

基于FPGA的高效数字下变频的设计与实现

介绍了一种基于软件无线电思想的高效数字下变频的实现方法,阐述了数字下变频中的数控振荡器、CIC滤波器、半带滤波器和低通滤波器的设计与实现.结合Matlab滤波器算法技术和在Quartus Ⅱ系统下仿真,改进了滤波器组结构和参数.仿真结果表明,基于FPGA设计的数字下变频能够满足多制式短波电台性能指标要求,并且减少硬件资...     

一种高速低功耗直接数字频率合成器的设计与实现

根据直接数字频率综合(DDS)的原理，采用各种优化技术，设计了一种高速低功耗直接数字频率合成器。详细介绍了电路结构及优化方法。电路采用Xilinx公司的Virtex器件实现，取得了较好的整体性能。     

基于FPGA的数字交换系统的设计与实现

本文提出了一种基于FPGA的数字交换机的实现方案。方案中利用FPGA对PCM信号进行处理,在FPGA内实现了话路交换、控制接口、时钟信号与信号音产生等主要功能,大大简化了硬件电路,并且较之传统方案具有明显优越的可扩展性。     

基于带通采样的高速数据采集系统设计

高速数据采集系统是现代雷达信号处理不可缺少的重要组成部分。文章以宽带侦察接收机信号处理为应用背景,论述了一种基于带通采样的高速数据采集系统的设计方案。该方案以Xilinx公司Virtex-5系列FPGA为平台,控制高速模数转换器ADC08D1000,完成数据采样、传输、存储、信号处理功能,并选取高速FIFO作为存储设备,解决数据率转换问题。该系统实现了软件、硬件设计,测试结果验证了方案的可行性。     

基于FPGA的FM信号发生器设计与实现

摘要：为提高FM信号发生器的频率准确度和稳定度,并使其相关技术参数可调,设计了一种基于FPGA和直接数字频率合成（DDS）技术的产生方法。系统以labwindows/cvi为上位机开发环境,实现FM信号调制参数的可调,并通过PCIE接口将上位机设置的FM信号控制字和波形数据传给FPGA,FPGA内部通过控制DDS核来实现FM信号的产生。测试结果表明,FM信号的频率精度高且稳定性好,最高输出载波频率达40MHz,幅度精度能达到5mV。该FM信号发生器在软件无线电、雷达目标特征识别和雷达距离探测等领域具有很高的应用价值和广阔的应用空间。     

基于FGA的IIR数字滤波器的设计与实现

给出了基于FPGA的IIR数字滤波器的设计和实现方法。首先,用双线性变换法设计出巴特沃兹数字带通滤波器的相关参数;其次,利用Maflab软件对所设计的滤波器进行了仿真分析;最后,利用QuartIlsII软件进行了模块设计和功能仿真。实验结果证明了该方法的有效性。     

基于FPGA的数字滤波器的设计与实现

提出了一种采用Altera公司开发的DSP Builder技术实现数字滤波器的设计方案。以一个16阶低通FIR数字滤波器,并采用状态机控制采样信号作为滤波器的输入信号,通过生成的.bsf文件设计系统的顶层电路,设计并完成了在联星科技的NC EDA 2000C实验箱上滤波器的软硬件仿真与验证。结果表明,电路工作正确可靠,能满足设计要求。     

三通道高速数据采集与脉冲压缩系统的实现

介绍了一种三通道高速数据采集与脉冲压缩系统的研究与实现。系统使用AD13465实现14位32MSPS数据采集，使用FPGA实现1024点和256点可变点数脉冲压缩。脉压模块采用双蝶形运算单元并行处理，其中的基4蝶形运算单元可同时完成FFT、复乘和IFFT运算，使硬件的规模减少到正常情况下的1／3。系统采用块浮点算法以提高动态范围。脉压结果使用32位IEEE754／854浮点格式输出。整个芯片完成1024点和256点脉压时间最快分别为57．70μs和12．65μs。     

雷达中频信号采样及数字相干检波的工程实现

讨论了如何利用高速模／数(A／D)变换器实现对雷达中频信号直接采样,如何通过Bessel插值或低通滤波将1路数字信号分解为2路正交数字信号以实现数字相干检波,给出了基于高速AD6640及复杂可编程逻辑器件的实现方案。     

基于DSP的雷达地物杂波模拟与实现

利用DSP模拟雷达杂波信号进行雷达性能测试和抗干扰性能测试,是雷达电子对抗训练的重要手段。文中从雷达杂波的分布特性出发,分析了低分辨率雷达地物杂波的幅度概率密度统计特性和功率谱特性。并根据分布特性建立了低分辨率雷达杂波模拟算法模型,以ADSP-BF533为核心,进行相应的软件设计,实现了一种雷达杂波实时模拟系统,能够满足一般动目标检测、动目标显示体制雷达的性能测试和抗干扰训练。     

高速采集卡在雷达信号中频采样中的应用

针对低信噪比的雷达回波信号数据采集，文中给出了中频带通采样方案，并选用PCI_9820高速采集卡实时采集和存储数据。详细分析了采样频率和噪声对系统性能的影响，并结合实际应用中遇到的问题给出了解决的方法。     

冲激超宽带雷达生命信号提取的新方法

冲激超宽带生命探测雷达中,传统的平均相消法不能有效去除直达波,从而影响目标回波信号的提取;同时对回波数据中呼吸、心跳信息的提取仍然基于FFT从频域上进行,因而呼吸信号谐波对心跳信号检测的干扰未得到很好解决.针对这两个问题,采用宽带互相关法对回波时延进行估计,然后提取各个回波时延序列的均值与方差作为特征量,采用C-均值聚类算法对回波进行分类,实现直达波与目标回波的分离;采用经验模态分解将目标回波时延序列分解成有限个固有模态函数,从时域上提取呼吸和心跳信号,从而避免呼吸谐波对心跳信号检测的干扰.     

基于非均匀采样的稀疏信号恢复FPGA实现技术研究

针对宽频段非均匀采样信号恢复的FPGA实现进行了技术研究。以非均匀采样器作为频域稀疏信号的压缩采样模型,应用快速迭代阈值收缩算法(FISTA)求解基于L1范数最小化的稀疏信号恢复优化问题——基追踪抗量化噪声,提出了对求解过程的近似处理方法,使得硬件实现难度大幅降低,最终给出了基于FISTA的信号恢复算法在FPGA上的实现方法,编写了Verilog HDL代码,在逻辑电路仿真工具上进行了仿真,算法运行时间为6.7 ms。结果表明所设计的恢复电路能够正确运行,且具备良好的实时性能。     

基于高速数模转换器的通用雷达信号模拟器的设计

针对雷达设计调试困难的问题,提出一种通用雷达信号模拟器的设计方案,以一个FPGA和两个高速DA芯片为核心,另外配置大容量存储器.目标及环境数据采用DDS方法产生或通过外部接口加载,再经过DAC输出雷达回波信号,供雷达信号处理机调试使用,文中给出了模拟器应用实例.     

一种基于FPGA技术的雷达线性调频信号的实现方法

线性调频信号作为一种常用的脉冲压缩信号,在雷达系统中有着广泛的应用。介绍了基于FPGA(现场可编程门阵列)的DDS(直接数字频率合成)软件编程技术实现线性调频信号的基本原理和具体方法,采用VHDL语言编程,给出了部分主要源程序,并与DDS专用芯片的方法进行了比较。     

基于FPGA高速并行采样技术的研究

介绍一种基于四通道ADC的高速交错采样设计方法以及在FPGA平台上的实现。着重阐述四通道高速采样时钟的设计与实现、高速数据的同步接收以及采样数据的校正算法。实验及仿真结果表明,同步数据采集的结构设计和预处理算法,能良好抑制并行ADC输出信号因相位偏移、时钟抖动等造成的失配误差。     

基于CUDA的高速雷达回波显示技术

针对场面监视雷达高转速的要求,提出了一种基于CUDA并行化编程的高速雷达回波显示技术。该技术将CUDA和DirectX相结合,通过CUDA技术提高了回波显示和余辉绘制的速度,通过DirectX技术实现了回波画面和其他辅助信息的叠加。该技术已在某型场面监视雷达中得到应用,运行结果可以满足该场面监视雷达60r／min的高转速需求,显示画面清晰连贯,且支持缩放和漫游等操作。     

宽带雷达中频直接采样与高速存储系统设计与实现

该文针对大瞬时带宽的宽带雷达回波信号中频直接采样需要解决的采样速率和高速海量数据实时连续存储等问题,首先根据带通信号无混叠采样条件确定了系统的采样速率,并依此提出了数字正交解调、缓存与高速实时无丢失存储等方案并进行了设计与实现。研制的中频信号高速采集实时存储系统基于机架服务器平台,采用QDRII SRAM 作为缓存,以PCIe 接口为数据传输通道。系统在某相控阵雷达实验平台中得到应用,通过外场实测,性能良好,为宽带雷达回波中频直接采集提供一种可行的实现方法。