由TMS320VC5049与C8051F020组成的数据采集传输系统

设计了一种基于低功耗的TMS320VC5409 DSP(数字信号处理器)和C8051F020单片机组成的数据采集传输系统,它能够采集、处理和通过无线移动网传送和接收数据.该系统以CPU单元为核心,主要由DSP、CPU、GSM(全球移动通信系统)3个单元组成,DSP单元用于数据处理,GSM单元用于数据传输.该系统具有体积小、便于携带、功耗低、可使用电池供电的特点,因而主要应用在要求移动数据采集传输的小型或便携仪器上.     

基于DSP和AVR单片机的主从式双CPU导航计算机

介绍了一种小体积、低功耗、低价位的高性能导航计算机。此导航计算机由数字信号处理器(DSP)和AVR单片机两种CPU组成，DSP主要完成数据处理和制导算法运算，AVR单片机主要完成信息的采集和相关控制，两种CPU各自充分发挥自己的特点，协调地工作，能出色地完成导航计算机的功能。     

基于TMS320C6713B的EDMA实时数据流传输

结合TMS320C6713B DSP和CPLD数据采集平台,简述了C6713B DSP的硬件结构,重点介绍了增强型直接存储器访问(EDMA)的硬件结构和配置方法.数据经CPLD及DSP外部存储器接口(EMIF)由EDMA传输到DSP片内,传输过程不需要CPU干预,并且采用乒乓缓冲结构,CPU同时可以进行数据处理,提高了数据传输、处理的速度,保证了实时性.     

月度新品总汇

CPU/SoC/MCUHiFi Mini DSP IP核:DSP IP核Tensilica推出较小面积,较低功耗的HiFi Mini DSP内核,该款DSP IP核支持"随时倾听"的语音触发和语音指令功能。这款小面积低功耗的HiFi Mini DSP IP核专为智能手机、平板电脑、家用电器以及车载系统而优化,由此实现终端产品的免提体验。Tensilica优化了其HiFi Mini DSP内核,主要通过两种方式来实现语音触发和语音识别的微型化和低功耗处理。     

基于EDMA实现TMS320C64X与FPGA的数据传输

结合TMS320C64XDSP＋FPGA信号处理平台,简述了TMS320C64X DSP的硬件结构,重点介绍直接存储器访问（EDMA）的硬件结构和配置方法。数据经现场可编程门阵列（Field-Pro-grammable Gate Array,FPGA）及DSP外部存储器接口（EMIF）由EDMA传输到数字信号处理器（DSP）片内,传输过程不需要CPU干预,并且采用乒乓缓冲结构,CPU同时可以进行数据处理,提高了数据传输、处理的速度,保证了实时性。     

基于MSP430的实时健康监测系统设计

设计了一种基于MSP430和CC1101的居家老人实时健康监测系统.该系统主要由用户端信息采集单元,上位机主控制单元和对外网络传输单元3部分组成.着重讨论了系统用户端信息采集单元的设计,选用超低功耗的MSP430F2132作为微处理器,低功耗小体积的CC1101作为无线收发模块,电路整体突出低功耗的特点,性能稳定,工作可靠,并且体积小巧便于携带,成本较低适合普及,应用前景相当可观.     

Tensilica宣布与富士通签署战略投资协议

Tensilica日前宣布,富士通公司成为其战略投资者。Tensilica为业界领先半导体IP（知识产权）供应商且专注于数据处理器（DPU）内核研发,该内核融合CPU（中央微处理器）和DSP（数字信号处理）功能,可实现快速定制并提供超乎普通CPU和DSP数十倍的性能。Tensilica的DPU广泛应用于移动无线设备、家庭娱乐系统和其他设备的信号处理片上系统（SoC）设计。     

新品之窗

MCU/DSPTMS320C5503/7/9A:DSP 德州仪器公司推出三种新的低功耗数字信号处理器(DSP)TMS320C5503,TMS320C5507和TMS320C5509A,用在移动、手提和其它低功耗实时信号处理器件上。 该系列器件的主要性能:待机功耗0.12mW,比最接近的同类产     

双CPU结构SDR接收机中ARM与DSP通信电路设计

为了保证DSP能够保持高速的数据处理能力,软件无线电接收机设计采用DSP与ARM结合的双CPU结构。文章阐述了此结构的总体设计方案,并就双CPU结构中ARM与DSP实时通信问题,基于HPI设计了解决电路。经过验证,该设计能够满足ARM与DSP内各存储单元的通信要求。     

基FPGA和DSP架构的红外图像实时处理系统设计

针对图像处理过程中数据传输量大和算法运算量大的要求,提出了一种基于FPGA和DSP架构的红外图像实时处理系统。该系统以DSP为图像处理核心,利用FPGA实施数据采集和传输的逻辑控制。详细讨论了在DSP/BIOS多任务机制下实现数据采集、数据处理和数据传输的并行化。实验结果表明,该方案设计合理、可行,具有较高的工程实用价值。     

一种数据Cache的设计和验证

Cache能够提高DSP处理器对外部存储器的存取速度,提高DSP的性能,设计高性能低功耗的Cache,对于提高DSP芯片的整体性能有着十分重大的意义。描述了DSP芯片中一种高性能低功耗的数据Cache。这种Cache可以通过增加具备重装功能的Line Buffer来减少处理器对Cache的访问频率,从而降低Cache功耗。通过FFT、AC3、FIR三种基准程序测试表明,Line Buffer可以降低35%的Cache访问频率,明显降低了数据Cache功耗。     

基于ADSP平台的指纹识别模块硬件设计

介绍了ADI SHARC系列处理器,以及以DSP为结构搭建嵌入式识别的一种设计方法.传统指纹识别平台通常采用CPU实现识别算法,但在功耗和移动性方面不能满足市场需要.随着DSP芯片在图像处理领域的广泛应用,采用DSP指纹识别系统结构是今后指纹识别技术的发展方向.充分利用DSP的结构,开发出了一套小型化的指纹识别硬件设备,在功耗和便携性方面满足目前的市场要求.     

线阵扫描三维成像激光雷达系统

针对小型智能机动平台对三维成像激光雷达小型化、低功耗、高精度、快速成像的特定应用要求,基于集成激光器阵列和APD探测阵列设计并实现了12元线阵扫描三维成像激光雷达系统;基于高速数字处理芯片和高精度时间间隔测量芯片实现了并行高精度激光脉冲飞行时间测量和实时数据处理和传输。详细描述了系统原理、组成部分以及实验结果。实验验证该系统激光脉冲重复频率大于10 kHz,垂直方向激光单元角度间隔小于2.5 mrad,近距离距离分辨率优于2.4 cm,测量数据统计标准差小于1,各通道一致性良好。在高速水平扫描转动平台驱动下实现了室内三维场景重构以及高塔大视场远距离目标探测成像实验。     

基于TMS320VC5502+USB2.0的数据采集与传输系统

设计了一种以TMS320VC5502 DSP为核心处理器的数据采集与传输系统.ADC芯片采用SPI协议与MCBSP接口,充分利用了DSP芯片的现有资源;并利用DMA控制数据采集,使得DMA与CPU处理器并行工作.DSP处理过的数据经USB口传回PC,传输数据量大,速度快.实验证明:该系统具有性能高、功耗低等优点,在工业现场有较高的实用价值.     

基于BF592的指纹识别系统设计

介绍了ADI BF592处理器,以及以DSP为结构搭建嵌入式识别的一种设计方法。传统指纹识别平台通常采用CPU实现识别算法,但在功耗和移动性方面不能满足市场需要。随着DSP芯片在图像处理领域的广泛应用,采用DSP指纹识别系统是今后指纹识别技术的发展方向。充分利用DSP的结构,开发出了一套小型的指纹识别硬件设备,在功耗和便携性方面满足目前的市场要求。     

NIOS在网络通信系统中的应用

随着网络技术的发展,网络接口设备的研究成为了当前研究的热门课题,嵌入式的数据处理平台在小型化、低功耗、低成本等方面表现出色。基于Altera公司推出的NIOS软核,移植μC/OS-II实时操作系统后,以其低成本、低功耗、强实时性为主要特点开发了嵌入式处理平台。通过Avalon总线接口完成了CPU与网络接口芯片LXT971A之间的数据连接,并在NIOS内部实现了网络数据的处理,完成了网络接口。     

嵌入式Flash CISC/DSP微处理器的研究与实现

本文研究一种新的既具有微控制器功能,又有增强DSP功能的高性能微处理器的实现架构.在统一的增强CISC指令集下,我们将基于哈佛和寄存器-寄存器结构的微处理器模块和单周期乘法/累加器、桶形移位寄存器、无开销循环及跳转硬件支持模块、硬件地址产生器等DSP功能模块以及嵌入式Flash Memory和指令队列缓冲器有机的集成起来,在统一架构下通过单核实现CISC/DSP微处理器,有效地提高了处理器的性能.该微处理器采用0.35μm CMOS工艺实现,芯片面积为25mm².在80M工作频率下,动态功耗为425mW,峰值数据处理能力可达80MIPS.该处理器核可满足片上系统(SOC)对高性能处理器的需求.     

一种带植入式数字信号处理器的新型人工耳蜗系统

提出了一种带植入式数字信号处理器的人工耳蜗系统. 该系统只需在无线通道中传输低码率的语音信号,不存在数据码率受限的问题,有利于人工耳蜗未来的发展. 通过优化语音处理算法和数字信号处理器硬件设计,植入式的处理器可以在3MHz的时钟频率下执行连续相间采样（CIS）算法,功耗仅为1.91mW. 根据理论分析得到的无线能量传输效率（40%) ,可以推算出由于处理器植入所增加的功耗是2.87mW,与现有的商用人工耳蜗系统整机功耗（几十毫瓦）相比微乎其微. 由于处理器的植入,新系统可以很容易扩展成全植入式人工耳蜗系统.     

一种带植入式数字信号处理器的新型人工耳蜗系统

提出了一种带植入式数字信号处理器的人工耳蜗系统.该系统只需在无线通道中传输低码率的语音信号,不存在数据码率受限的问题,有利于人工耳蜗未来的发展.通过优化语音处理算法和数字信号处理器硬件设计,植入式的处理器可以在3MHz的时钟频率下执行连续相间采样(CIS)算法,功耗仅为1.91mW.根据理论分析得到的无线能量传输效率(40%),可以推算出由于处理器植入所增加的功耗是2.87mW,与现有的商用人工耳蜗系统整机功耗(几十毫瓦)相比微乎其微.由于处理器的植入,新系统可以很容易扩展成全植入式人工耳蜗系统.