基于ADF4350锁相频率合成器的频率源设计与实现

介绍了ADF4350锁相频率合成器的内部结构,在此基础上,分析和探讨了ADF4350锁相频率合成器的基本原理和工作特性.结合ADF4350的工作特性,给出了一种用AVR单片机控制ADF4350锁相频率合成器的频率源设计方法.对于环路滤波器,运用ADIsimPLL软件进行仿真和设计.通过对锁相环硬件电路的调试和编写相关单片机控制程序,实现了一个性能较好的频率源.     

基于单片机控制的LMX2572锁相频率合成器的设计与实现

在卫星通信系统中,对锁相频率源要求很高,利用ATMEL公司的单片机ATTINY9结合TI公司的辅助设计工具基于集成VCO的锁相芯片LMX2572设计了一种C频段低相噪频率源,并制板出实物电路进行了测试,测试结果符合设计要求,该方案空间尺寸小、功耗低,可以广泛应用于卫星通信系统。     

一种小型化宽带锁相源

提出了一种用不同频段的频率合成器芯片集成实现小型化宽带锁相源的方案。在小于30mm×20mm的电路板上集成了锁相源所需的全部电路,实现了0.38~4.91GHz的宽带锁相频率源。所设计的频率源在全带宽内输出功率>3.5dBm,相位噪声<-91dBc@1kHz,杂散抑制>76dB。该方案具有非常灵活的可扩充性,能在很小的空间内,进一步实现更宽频带或多频段工作的锁相源。     

四阶锁相跳频源环路参数的准确设计与仿真

锁相跳频源以其自身的性能优点,已经成为现代微波频率源的主要设计方案。针对目前流行的电荷泵锁相频率合成器芯片,提出一种根据环路带宽、相位裕量、鉴相频率泄漏抑制度等环路参数推导出的三阶环路滤波器准确设计方法,并给出了仿真流程。最后,用ADS软件仿真了一个S波段的锁相跳频源,验证了此方法的准确性。     

ADF4111在锁相式频率源中的应用

为了得到射频接收机中稳定的频率源,设计了一种以ADF4111为核心的锁相式频率源,采用单片机进行控制。介绍了锁相环芯片ADF4111的基本结构、工作原理及其编程控制过程,同时介绍了环路滤波器和压控振荡器的设计。测试表明该频率源的工作频率为754 MHz～764MHz,频率步进为100kHz,相位噪声优于-90dBc/Hz@10kHz、-110 dBc/Hz@100kHz,输出功率为6dBm。     

可远程设置参数的信号源的设计与实现

根据工程应用需求，提出了一种可以远程设置频率和功率的信号源。信号源包括手机短信收发、单片机、频率源和数控衰减器四个模块，对它们分别设计，并硬件实现，最终通过硬件调试和对单片机进行软件编程，实现了输出频率35MHz至4.4GHz，可以通过手机短信远程设置频率和功率的信号源。     

基于单片机控制的ADF4106锁相频率合成器设计

给出了一种以单片集成PLL片ADF4106为核心,并通过AT89C2051单片机对ADF4106进行控制来实现锁相频率合成器的设计方法。文中在介绍了ADF4106芯片的内部功能结构的基础上,探讨了锁相频率合成器的基本原理和工作特性;给出了基于ADF4106的锁相频率合成器的硬件电路结构和软件程序设计方法。该设计经仿真测试证明．锁相效果良好,结构精简,性能可靠。     

单片机中的锁相环频率合成器

锁相频率合成技术是在通信领域中应用非常广泛的一项技术，近些年，开始应用在单片机中作为片内时钟。本文介绍了单片机内锁相频率合成器的一般原理，并以68HC908GP32单片机中的CGMC模块为例说明其使用方法。     

取样锁相频率源的设计北大核心CSCD

从实际产品出发,针对应用中对噪声的需求,研究了取样锁相频率源,分析了取样锁相的原理、技术特点以及应用前景,设计了一种环路滤波器和扩捕电路,并用波特图对环路稳定性进行了分析,给出了一种取样锁相频率源的研制结果及其相位噪声等关键指标的实测结果。该取样锁相频率源具有体积小、相噪优、调试简单等特点,可广泛应用于雷达接收机系统。     

基于ADF4351的频率源设计与实现

针对现代通信系统对频率源的频谱纯度、频率范围和相位噪声要求的提升,提出了一种高性能可调频率源。分析和探讨了ADF4351锁相频率合成器的基本原理和工作特性。结合ADF4351的锁相环和倍频器来产生宽频带频率源,同时借助于数字衰减器和低噪放来实现输出功率可调。对于锁相环电路,运用ADIsim PLL软件进行仿真。通过对硬件电路的调试和编写相关单片机控制程序,实现了可同时输出5路、频率范围为35 MHz~4.4 GHz、功率可调、低杂散和低相噪的稳定频率源。     

95GHz低相噪锁相源技术研究

基于毫米波锁相源相位噪声理论,明确指出采用低相位噪声的微波频率源可以有效改善毫米波锁相源相噪指标。利用低相位噪声的微波倍频源,结合谐波混频方式,设计出95GHz低相位噪声锁相频率源。测试结果表明,其相位噪声可以低至-90.44dBc/Hz@10kHz,验证了该设计方案的可行性。     

小数分频在吞脉冲频率合成器中的实现

结合ANYO公司的LC72130的具体电路,介绍了吞脉冲与小数分频的概念。并由此推导出了吞脉冲锁相频率合成器的输出频率凡、双模前置分频器的输出频率FP和参考频率FR之间的关系式。应用此关系式提出了一种新的小数分频理论及实现电路框图,使单环锁相频率合成器的平均分频比变为小数,从而可以解决频率合成器中高鉴相频率和高分辨率之间的矛盾。     

室外广播用锁相环调频无线扩声系统

介绍一种采用锁相环（PLL）频率合成器BU2618FV和AVR单片机控制的室外调频广播用无线扩声系统，具有可选择的定时开头机和有广播自动开机的功能，详细介绍了锁相环集成电路BU2618FV的性能和典型应用。     

基于双环X波段低相噪频率合成器的设计与实现

基于相位噪声特性,对数字锁相式频率合成器进行了研究和分析。在对比传统单环锁相技术的基础上,介绍了一种双环技术的X波段低相噪锁相式频率合成器。在满足小频率步进、低杂散的情况下,设计所得到的X波段频率合成器其绝对相位噪声≤-100 dBc/Hz@1 kHz。     

快速跳频雷达频率合成器的实现

本文结合实际工程,基于频率数字变换（Ｆ／Ｄ）锁相环路辅助捕获方法,提出了一种实用的由单片机控制的缩短频率转换时间的有效技术途径,以宝贝人有快速跳频能力的雷达频率合成器。     

CDMA/FH频率合成器的实现

本文介绍一种跳频频率合成器 ,并对它进行了较详细的分析。该频率合成器将国外新出现的直接数字频率合成器技术和传统的锁相环技术有机地结合起来 ,具有结构简单、频率分辨率高和频率转换速度快等特点。     

基于ADF4157的∑-△小数分频锁相环频率合成器设计

该文应用ADF4157PLL集成芯片实现∑-△小数分频锁相技术,重点讨论了1.35GHz～2.35GHz频段∑-△小数分频频率合成的原理和实现方法.其相位噪声曲线图与传统的FPGA合成算法实现的结果基本一致.实验数据充分证明了∑-△小数分频PLL集成芯片可以替代传统的FPGA合成算法,具有易调试、集成度高、一致性好等优...     

一种宽带低相噪频率合成器的设计方法研究

提出了一种宽带低相噪频率合成器的设计方法.采用了数字锁相技术,该锁相技术主要由锁相环（phase locked loop,PLL）芯片、有源环路滤波器、宽带压控振荡器和外置宽带分频器等构成,实现了10~20 GHz范围内任意频率输出,具有输出频率宽、相位噪声低、集成度高、功耗低和成本低等优点.最后对该PLL电路杂散抑制和相位噪声的指标进行了测试,测试结果表明该PLL输出10 GHz时相位噪声优于-109 dBc/Hz@1 kHz,该指标与直接式频率合成器实现的指标相当.