集成电路电功率老化筛选试验研究

介绍半导体元器件的早期失效现象和电功率老化筛选试验的设备与技术条件，对集成电路如何在ELEA－1超大规模集成电路高温动态老化系统上进行电功率老化试验进行了系统的研究，并采取一些相关措施来完善此项试验，最后指出该项试验中存在的问题。     

数字集成电路老化测试技术

随着大数据时代的悄然而至,集成电路应用的过程中被人们提出了较高要求,为了提升数字集成电路应用的安全性和稳定性,应做好电路老化测试工作,应用先进测试技术提高电路老化测试的准确性。本文首先介绍了电路老化及影响因素,然后分析了具体的测试技术,最后探究了数字集成电路老化测试的结构设计。     

集成电路老化测试插座的结构形式

集成电路(IC)老化测试插座(以下简称老化测试插座)主要应用于集成电路产品的检测、老化、筛选等场合,其最大的用户是集成电路器件制造厂。本文对集成电路老化测试插座的结构形式做一简单的介绍。     

集成电路动态老化新技术的实施

在集成电路的可靠性评估试验中,动态老化项目是最重要的试验之一。文章提出了利用新技术对集成电路进行动态老化测试的全新方法,该新方法可以对老化线路板的关键电路信息和老化环境进行多路全面测试的监控,全面提高监控范围,及时发现老化过程中的工作异常,并减少人工,提高评估试验的可靠性,和其他方法相比有独特的优势。文中在技术上就集成电路具体实施动态老化试验过程中的技术细节和功能的实现进行探讨,分析和介绍老化技术中老化信号的生成和加载方法以及实时监控、数据采集方案。     

VLSI老化筛选试验技术的挑战

通过对集成电路老化试验技术的研究,指出了VLSI老化筛选试验技术仍然是集成电路产品质量和可靠性保障的重要手段。但是随着集成电路技术的飞速发展,老化技术面临许多有待解决的技术问题,从VLSI产品质量和可靠性保障的角度出发,急需制定可操作的VLSI老化试验技术规范。     

刍议集成电路老化预测与容忍

集成电路特有的制备工艺,正在不断拓展。电源电压被限缩,提升了原有的集成性能。这种情形下,集成电路关涉的多重产业,也在快速进展。然而,伴随性能渐渐完善,集成电路潜藏着的老化疑难,也在逐渐凸显。拟定好的特征尺寸缩减,各时段的负偏置温度,凸显了不稳定的总倾向[1]。为此,有必要明晰老化预测特有的多重属性,探究可用的容忍技术。     

大规模集成电路动态老化测试台图形发生系统设计

本文论述了大规模集成电路动态老化测试台COWWS—12000图形发生系统设计。系统采用了微机集中控制各路独立编程方式,具有结构简单、通用性强等特点。     

分析集成电路老化预测与容忍

随着集成电路制造技术的提高,集成电路中的电源的电压持续下降,电路的集成度得到了进一步提高,这在一定程度上促进了集成电路的发展。但是,在工艺高速发展的同时,集成电路的在应用过程中的老化问题也变得日益严重,因此需要研究人员对该问题进行深度的研究。     

结温老化

1.概述 结温老化是一种新的老化方法,此方法直接控制外加在逻辑集成电路的功耗,使内部结温达到应有极限,从而使有潜在缺陷的电路及时失效筛选掉。本文通过结温老化的原理、条件的指定、试验结果及分析、功耗的离散性、结温老化与脉冲老化和直流偏压老化的比较、应注意的一些问题等方面来阐明为什么会提出结温老化。     

一种容忍老化的多米诺门

负偏置温度不稳定性引起的晶体管老化已经成为影响集成电路可靠性的重要因素。高扇入多米诺或门是高性能集成电路中常用的动态电路,而负偏置温度不稳定性降低了多米诺或门的噪声容限并增大了其传输时延。本文提出了保持器和反相器均带有补偿晶体管的多米诺或门结构,通过开启补偿电路,使电路在老化以后仍然能够保持其抗干扰能力和传输延时,有效的延长了多米诺电路的使用寿命。     

高温存贮热老化毕业实践小结

1975年6～10月,我们赴878厂进行毕业实践,在厂、车间领导的直接领导和大力支持下,在工人师付和技术人员的具体指导和帮助下,完成了高温存贮热老化的专题试验,取得了一定的成绩。 根据车间P沟道增强型MOS集成电路大批生产的需要,摸索取代电老化的途径,我们进行了“高温存贮热老化”的试验。结果表明:高温存贮热老化具有一定的筛选效果,可望代替电老化。而且,在改善电路性能,提高后部工序成品率,降低成本几方面也都有明显的效果。     

用接温老化取代高温存贮

接温老化取代高温脉冲功率老化已一年,在此老化条件下停止作175℃存贮筛选,从筛选机理上讨论和实验证明都是可行的。这样不仅节省大量人力物力,且由于老化时管腿温度仅110℃,这对管腿氧化和镀金层高温裂损的改善效果是明显的。从而对提高整机可靠性十分有利。此经验可推广应用到单管和多种集成电路上。     

FPGA电路动态老化技术研究

近年来,随着FPGA电路在军工和航天领域的广泛应用,用户对FPGA电路的可靠性要求也越来越高。在集成电路的可靠性评估试验中,动态老化试验是最重要的试验之一,FPGA动态老化技术的实现可以提高FPGA电路的可靠性。文章通过研究FPGA电路内部结构和功能模块,讨论FPGA电路加载配置过程的原理和流程,通过对动态老化和静态老化的对比试验和结果分析,研究出FPGA电路动态老化试验方法,并在工程实践中得到了成功实现和应用。     

DC／DC电源模块测试及老化系统的开发和应用

概要介绍DC/DC电源模块测试系统的测试软件和测试夹具，详细说明老化系统的开发和设计，分析DC/DC电源模块及老化系统在航天系统中的应用。     

基于PLL-VCO的纳米级高准确性老化监测电路研究

随着集成电路制造工艺不断向纳米尺度推进,老化效应严重影响电路的可靠性和使用寿命,抗老化设计已经成为纳米级CMOS电路的研究热点。如何有效地监测与量化电路老化,是纳米级CMOS电路抗老化设计的前提。本文通过对电路老化原理和频率退化机制的研究,提出一种基于锁相环和压控振荡器(phase-locked loop and voltage-controlled oscillator, PLL-VCO)的全数字老化监测电路老化方案。该方案利用PLL电路输出频率仅受外部输入时钟控制的特点,消除监测电路自身老化的影响;然后,在TSMC 65nm CMOS工艺下实现PLL-VCO老化监测电路,面积为303.28×298.94μm2。实验结果表明,PLL-VCO监测器测试准确性对高温和高压老化分别提高2.4%和18.7%。     

一种低功耗高鲁棒性老化预测传感器

为了降低电路老化对数字集成电路性能的影响,提出了一种通过对比输入信号与其反向延迟信号对电路老化进行预测的传感器结构.提出的传感器结构预测部分可对组合逻辑电路进行数据失效前的老化预测,当检测到电路已发生老化致数据失效时,容错部分可对错误信号进行矫正.该结构特殊的设计减小了面积开销和功耗.采用HSPICE软件对传感器功能进行模拟仿真,实验结果验证了传感器可在不同环境下正确地预测电路的老化情况,并对已发生错误的信号进行矫正,与其他功能相同的传感器相比,该传感器的面积及功耗分别降低了30.91％和41.3％.     

大功率半导体激光器步进加速老化研究

介绍了半导体激光器寿命测试的理论依据,给出了由电流应力决定的寿命测试的数学模型,据此对AlGaInAs/AlGaAs/GaAs 808nm大功率半导体激光器进行常温电流步进加速老化实验。由步进加速老化的理论依据及数学模型推算出了步进加速寿命实验时间折算公式,利用步进加速寿命实验时间折算公式推算出了器件在额定应力条件下工作的寿命结果;根据实验后器件的失效模式分析,与恒定应力加速老化方式下的实验结果相对比分析,确认该步进加速实验方法可以适用于半导体激光器的加速老化。     

电老化和老化台的设计要点

介绍电老化的作用，大功率老化台线路设计和分析比较，老化台的冷却系统和各种保护系统，以及现用老化台中一些易被忽视的问题。     

GPS在光缆线路维护中的应用——GPS实时光缆线路巡检系统

根据光缆维护的实际需要,将GPS与GPRS/3G网络相结合,构建了一个GPS实时光缆巡检系统;主要介绍了光缆巡检系统在实际工作中的应用方法,GPS实时光缆巡检系统的构成及主要的业务功能.     

ITECH负载对电源进行老化测试方案

该文详细介绍了ITECH电子负载和老化软件对于电源产品在长时间通电老化试验中的应用,主要结合本系统中的硬件产品和主要的实现监控界面,实现多个电源产品的老化的同时性和自动化性,可以最大程度地发挥电子负载在老化系统中的作用,可以得到准确的监控数据,可最大程度地节约人力成本。该系统已经应用到实际的老化试验中,并在电源等产品的老化中推广和应用。