基于FPGA的IEEF1394物理层控制器设计与实现

文中介绍了1394物理层控制器(三端口／100M／线缆环境)的工作原理，工作方式和系统框架，对其中的关键技术作了重点的分析。通过验证，该控制器完全符合《IEEE Std 1394-1995》技术规范。     

IEEE 1394高速串行总线及其应用

介绍了IEE1394高速串行总线的历史、现状及发展趋势，并通过对其物理层、链路层及传输层的结构的剖析，结合TI公司的低功耗IEEE1394解决方案对其应用作了进一步的探讨。     

双机互联——IEEE1394

在1986年时苹果电脑的技术师首先提出了“火线”（Fire Wire)，它是一种外部串行总线标准。1994年1394贸易协会的成立促进了这项标准的发展，“火线”也因此受到了大众的欢迎。1995年这项标准得到国际电子工业技术协会——IEEE（Institute of Electrical and Electronics Engineers)的认可。目前实施的1394则是在修改之后的标准，称为1394.A。     

IEEE 1394的体系结构

对高速总线IEEE 1394的主要技术特点和体系结构进行了较详细的分析，着重分析了拓扑结构及主控制器结构，介绍了IEEE 1394技术扩展情况。     

看懂IEEE1394控制器

相信很多玩家在看一块主板的介绍资料或者测试文章时,总会看到1394控制芯片的说法,最常见的就是我们熟悉的VT6307控制芯片,可有的主板上却会同时出现两颗1394控制芯片,这是怎么回事? 实际上,1394功能的实现有两个环节:物理层和链路层,在现在的主板芯片组中,还没有哪一款是直接在芯片组内部对二者都能支持的。这都需要外挂芯片来解决,我们大家熟悉的VT6307是一颗整合了物理层和链路层的二合一芯片,所以我们在主板上只看到一颗芯片是很正常的,而象技嘉K8NNXP主板上有两颗TI(德州仪器)出品的1394控制芯片,其实不用奇怪,这只是把物理层和链路层分开控制造成的。     

高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

网络处理器的原型验证技术

介绍一款网络处理器的设计方案,根据该网络处理器体系结构的特点,论述针对数据处理内核的原型验证技术。讨论原型验证平台的结构,在采用多片FPGA进行原型验证时要考虑复位时序、时钟同步等因素,以及原型验证过程。实验结果表明,该原型验证平台有效验证了网络处理器核心部件的设计功能。     

IP多播在IEEE1394等时通道中的传输

利用1394等时通道传输IP多播信息,关键是解决IP多播地址和1394等时通道的映射问题。MCAP(Multicast Chan-nel Allocation Protocol)采用集中控制管理的方法实现,通道利用率比较高,但算法复杂,实现难度大。为此提出一种基于哈希算法的多播通道分配方法(Hash Multicast Channel Allocation Protocol,HMCAP),利用哈希函数实现IP多播地址和1394等时通道的映射。HMCAP是一种自动确定性的方法,减小了通道分配时间,算法简单易于实现。通过对HMCAP和MCAP两种方式下的碰撞概率进行分析比较,随着加入通讯的多播组数量增加,HMCAP和MCAP之间的差距在减小,HMCAP可以作为一种多播通道分配实现方式。     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

一种IEEE1394总线监控卡的设计与实现

IEEE1394总线具有带宽高、延迟低、实时性强等特点,广泛应用于航空、航天领域。由于其差分总线上传输数据不透明,且协议复杂给设计开发带来极大困难。文中针对1394总线的原理和特点,分析了1394总线的监控需求,提出一种软硬协同实现的1394b总线监控方案。给出了相关的软件和硬件设计,实现网络中实时传输数据的监视和控制,采用软件对数据进行记录、存储、分析以及图形化显示,方便了数据的观测和结果分析。该设备的应用可为1394总线设备的开发与测试提供有效支持。     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.     

A Timed Verification of the IEEE 1394 Leader Election Protocol

The IEEE 1394 architecture standard defines a high performance serial multimedia bus that allows several components in a network to communicate with each other at high speed. In the physical layer of the architecture, a leader election protocol is used to find a spanning tree with a unique root in the network topology. If there is a cycle in the network, the protocol treats this as an error situation. This paper presents a formal model of the leader election protocol in the language IOA and a correctness proof. Hereby, it is shown that under certain timing restrictions the protocol behaves correctly. The timing parameters in the IEEE 1394 standard documentation obey the restrictions found in this proof.     

复杂嵌入式系统原型设计工具Statemate

嵌入式系统的设计面临着系统复杂性的挑战。StatemateMAGNUM是面向功能需求的系统级自动设计软件包,定位于复杂的反应型嵌入式实时混合系统的原型设计与正规化验证。通过对Statemate主要特性、方法论、核心技术及国内外应用情况的介绍与讨论,展示了该工具的良好应用前景。     

基于FPGA组的ASIC验证原型系统和逻辑分割算法的研究与实现

随着ASIC设计规模的增长和问题复杂度的增加，传统的逻辑验证方法已难以满足应用的要求。基于FPGA组的验证方法能有效缩短系统的开发周期，可提供更快、更彻底的验证，更能满足逻辑验证的需要。本文对验证系统的可配置互连结构和ASIC逻辑分割算法进行了研究，提出了相应的实现方法。