基于千兆以太网的高清电子警察取证系统设计

利用高清CCD图像传感器,结合FPGA并行处理、灵活性高等特点,设计一种基于千兆以太网的电子警察取证系统。系统采用200万像素高清CCD采集图像数据,并使用FPGA对图像数据进行格式转换、校正以及千兆以太网数据打包以实现高清真彩图像的快速处理与高速传输。有效地解决了传统取证系统由于画面质量差而造成违章证据不充分所带来的执法纠纷。     

基于FPGA的虚拟现实定位系统设计

虚拟现实技术是目前计算机信息科学中的前沿学科,文中设计了一种以FPGA为核心的数据采集处理系统。利用HMC5883L和ADXL345对虚拟场景中物体的方位和朝向进行确定并通过以太网给虚拟场景主机发送数据。整个系统以FPGA作为主控制器,配以传感器数据采集,内部FIFO存储,以太网高速传输,从而把定位系统参数实时传送到上位机中,具有传输速度快、实时性等优点,实现了虚拟现实高精度定位的功能。     

线路保护装置SV直采传输方案研究

分析了当前智能变电站SV点对点发送处理机制,提出了一种满足过程层要求的高均匀性和一致性SV直采传输方法。应用FPGA实现DMA控制器和以太网MAC控制单元,对SV报文添加发送描述符,由FPGA根据描述符直接控制SV发送。采用Spartan-6系列架构FPGA,通过PCI Express总线,系统内部实现SV数据高速传输。此方案充分利用了FPGA的并行数据处理的特性及丰富的IP资源,设计实现了多路以太网点对点数据的高带宽和高可靠性传输,极大的提升了智能变电站系统的性能。     

基于USB2.0的图像传输系统的设计与实现

为了实现大容量图像数据的高速传输,介绍了一种基于USB2．0的数据高速传输方法,设计了一个高速的图像传输系统,详细描述了图像传输系统硬件部分的设计,并简要介绍了固件程序、驱动程序和应用程序的设计方法。不仅实现了大容量图像数据的高速传输要求,而且扩展了图像传输系统的功能,同时提出了一些相关的硬件和软件设计技巧,并说明了一些总体设计中需要注意的问题。     

基于FPGA和UDP/IP协议的千兆网络图传系统

随着图像领域硬件设备的升级换代,越来越多的设备已经使用百万像素级别的图像,而传输图像的设备也成为最为基础和重要的一环.针对这类问题,本文采用简单易行的UDP/IP协议和编程灵活、实时性好的FPGA作为硬件平台.在UDP/IP中的添加图像数据报文协议,采用硬件实现该协议和图像实时显示.实验结果表明,本系统能够实现速度为865.19 Mbit/s的图像传输和实时显示,同时满足便于移植、高速传输和高度集成这三点要求.     

全钒液流电池充放电测试系统设计

针对以太网技术在高速图像传输中常见的带宽利用率低,传输协议受限的问题,设计了一种基于可编程逻辑器件FPGA实现千兆以太网传输系统的方案,分析了基于IEEE802.3标准的以太网帧格式和循环冗余校验(CRC),实现了MAC数据包的封装和PHY芯片88E1111的配置,完成了千兆网络系统的设计和高速数据的传输。结果表明,该方案具有成本低,传输速率快且传输协议不受限制的优势,并最终成功应用于某水下高速图像传输系统中。     

高速图像采集和传输系统设计

针对机器视觉算法中数据量大、高速传输、复杂运算及网络化的实际需要,设计以OV9650为图像采集传感器,FPGA实现图像预处理功能,S3C2410为核心处理器,并应用网络技术进行图像传输,实现高速数据采集和传输的图像采集系统,扩展图像采集系统的应用领域,具有实际的使用价值。     

基于FPGA的图像预处理与传输方法研究

针对常见的图像预处理系统中由上位机实现图像预处理的过程。利用FPGA并行处理的特点，提出了将基于摄像头的图像获取与基于FPGA的图像预处理技术相结合的方法。在图像获取阶段，通过摄像头进行图像数据的获取并将图像数据传输给SDRAM存储，同时在FPGA中实现图像预处理，以及使用以太网将图像数据传输给上位机，最终实现图像获取、预处理与传输。仿真结果表明，该方法相较于传统的图像预处理与传输方法能够实现稳定，实时的图像预处理与传输。     

基于FPGA的千兆以太网终端显示系统的设计

VGA（视频图像阵列）作为一种标准的显示接口得到广泛应用;千兆以太网具有传输速度快、传输距离远、稳定可靠等优点,是当前嵌入式系统的应用热点;FPGA拥有丰富的逻辑和光脚资源,常用于高速数据处理和通信的嵌入式系统。文中结合以上三点,介绍了基于FPGA的千兆以太网终端显示系统的设计。通过对该系统方案进行分析,将设计分为3个模块：数据包接收及解析模块、双口RAM缓存模块和VGA控制器模块。文中详细介绍了这3个模块的设计方法,并在此技术上实现了3个模块协同工作完成整个系统的功能,并给出了系统仿真结果和显示效果。     

基于FPGA和ARM的彩色图像处理系统

本文设计了一种基于ARM和FPGA的彩色图像处理系统,实现彩色图像数据的快速采集及传输.文章在介绍了系统的基本组成及原理的基础上,主要阐述了FPGA图像数据采集的方法,FPGA与ARM数据交换的方式,并介绍了以太网数据传输的实现方法,并进一步给出了实验的数据及结果.本文研究的彩色图像数据快速采集传输系统应用在农业机器人的视觉传感系统中.     

基于FPGA+GPU的图像采集处理系统设计

随着嵌入式图像处理系统的快速发展,对于前端图像采集模块的需求越来越高。图像采集的速度、分辨率、可靠性以及集成度对后续设计的准确度由极大的影响。通过对数字图像采集系统进行研究,设计出了基于FPGA和GPU架构的图像采集处理系统,重点研究了图像采集处理系统的硬件设计过程和软件设计过程。在基于FPGA+GPU的图像采集处理系统中,让具有强大运算处理能力的GPU专注于数据存储、用户交互以及后续的图像处理。系统中,FPGA则负责图像的采集、外设控制、任务调度。GPU与FPGA之间通过高速PCIE总线进行通信,分别设计编写基于Linux系统的驱动程序和FPGA端PCIE程序。实验结果表明,所设计基于FPGA+GPU的图像采集处理系统可实现437.5Mbps的实时图像采集存储速度,传输过程实时稳定,数据传输完整。     

基于DSP+FPGA结构图像处理系统设计与实现

为了实现视频图像的实时处理，采用基于DSP FPGA的线性流水阵列结构，用现场可编程门阵列FPGA对采集的视频数字图像做预处理，并结合大规模可编程逻辑阵列CPLD进行逻辑控制，实现了视频图像的采集和目标提取的视频数字图像处理系统。介绍了该视频图像处理系统的硬件组成、工作原理和各种视频跟踪算法的应用。该系统与计算机联结，配以适当的图像处理软件和开发系统，即可形成一个通用的实时图像处理平台。     

采用SRIO协议实现多DSP实时系统图像数据传输

针对高速实时图像处理系统数据量大、算法复杂度高等特点,从系统的处理性能、缓存容量、传输带宽三个要点考虑,设计了一种基于FPGA+4DSP架构的实时图像并行处理系统,使用SRIO互连技术取代传统EMIF方式实现DSP间、DSP与FPGA中间的数据传输。实验结果表明,系统传输带宽峰值为312.5 MB/s,这种新的嵌入式实时图像处理平台能够实时采集传输处理1k?1k@100 f/s高分辨率图像数据,并且具有可靠性高、通用性强、灵活性好的优点。     

基于PCI Express总线的高帧频CMOS相机图像采集系统设计

基于PCI Express总线设计了一种高帧频CMOS相机图像采集系统。选用帧频250帧/s的LUPA-300作为高帧频图像传感器,通过FPGA实现对图像传感器的参数配置与图像数据处理,采用PCI Express总线作为图像数据传输总线,大大提高了传输速度。实验结果表明该系统结构简单、成像清晰稳定、拍摄速度快,可应用于高速目标的拍摄。     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

基于ZYNQ的高清图像显示及检测系统设计

针对当前基于ARM和DSP的嵌入式图像处理系统前端采集速度慢和图像处理算法不易加速的缺点,设计了一种基于HDMI接口的全高清(分辨率1920×1080)实时视频采集与图像处理系统;采用500万像素级别CMOS摄像头作为前端数据源,主芯片内部采用ARM+FPGA的异构架构,兼备FPGA的并行处理能力与ARM处理器任务调度功能;基于AXI协议设计了自定义数据存储传输的IP核,实现了处理速度与带宽最大化;利用HLS工具将图像预处理算法快速打包生成IP核,在FPGA中实现图像算法的硬件加速,完成图像处理系统平台原型机的设计;与传统的PC机和相机的机器视觉平台相比,该系统运行平均耗时在10 ms以内,实时检测效果令人满意,有效解决了低功耗与高数据带宽和处理速度之间的矛盾,为后端结果分析和边缘加速提供了良好支持。     

基于365芯片的高速数据采集系统PCI接口设计

针对传统局部总线数据传输率低的缺点,对高速数据采集系统中数据实时传输问题进行了研究,提出出一种简单易用的高速数据采集系统中的PCI总线接口解决方案,为简化逻辑电路设计,论文采用CH365设计PCI接口、用FPGA实现FIFO数据缓存和本地总线控制逻辑,使得高速的A／D转换器有高速的总线与其相匹配,实践证明,采用该方法设计的数据采集系统具有成本低、传输速度快、应用方便等优点,有效地解决了数据的实时高速传输问题,为信号的实时处理提供了方便。     

基于FPGA和线阵CCD的高速图像采集系统

针对很多领域对被测物图像采集的高速和实时性要求,文中利用可编程的FPGA和线阵CCD技术,介绍了一种高速图像数据采集与传输系统的设计。该系统选用线阵CCD作为前端信号采集,采用FPGA产生与控制整个系统的时序,通过USB接口将采集到的数据传给PC机做进一步处理。本系统可在色选机中用于运动目标图像数据的采集,由于采用了高速且具有高度并行性的FPGA技术,在图像数据的高速实时采集和处理上较其他系统具有很大优势,且设计灵活,配合线阵CCD的运用,可有效提高精度、降低成本,对图像采集在其他方面的应用具有参考价值。     

高速动态图像目标识别算法的设计与实现

为了实现对高速动态图像进行稳定的快速识别,并将识别出的目标图像传给上位机,应用优化的背景差分原理,设计并验证了一种可并行计算的高速动态目标识别算法,利用FPGA作为主控芯片实现了有效图像的高效采集以及实时传输功能;首先该系统采用流水线处理方式实现对数据的实时采集,然后利用乒乓操作来实现目标识别算法,通过对DDR3进行分页操作,将识别后的动态目标图像进行缓存,最后采用USB3.0芯片实现上位机与FPGA进行实时传输数据;实验结果表明,所设计的动态目标高速识别算法可以有效识别出6 mm的BB弹,捕获率高达99%,同时该系统可以实现动态目标数据的实时传输。     

边缘增强图像互相关模板匹配的并行架构

基于归一化互相关测度(NCC)的模板匹配已经在图像处理领域得到了广泛的应用。对图像进行边缘检测然后进行模板匹配,可充分利用图像的空间相关性,锐化模板匹配结果的相关峰,提高匹配的准确度,可以获得更高的定位精度。为了有效提高定位精度,考虑到导弹制导系统的算法实时性、体积以及为适应战场不同任务阶段采用不同匹配策略的灵活性要求,基于FPGA,通过结合Sobel边缘检测,进一步改进了提出的图像归一化互相关模板匹配高速并行实现架构。对边缘检测前后图像模板匹配的仿真比较结果表明,边缘检测处理可有效锐化相关峰;基于Altera的FPGA芯片EP2S90和开发软件Quartus Ⅱ 8.0的并行实现架构功能与时序仿真及在实际目标识别系统中的应用表明,这种方案可有效地提高系统的运算速度和定位精度,FPGA实现本身也进一步缩小了系统的体积。