基于AS5643协议的Mil-1394仿真卡设计与实现

仿真卡是现代地面仿真系统的重要组成部分,Mil-1394仿真卡则在机载军用1394总线网络地面仿真系统中发挥着非常重要的作用。结合军用航空领域广泛应用的SAEAS5643协议,文中系统性地介绍了一种Mil-1394总线仿真卡的解决方案,叙述了其硬件和逻辑构架,详细阐述了仿真卡的软件设计,并进行了大量的仿真实验和数据分析。实验结果充分表明该仿真卡达到了较高的传输速率,功能完备,性能良好,全面满足地面仿真系统的应用需求。     

基于AS5643协议的接口模块设计与实现

随着IEEE-1394总线成功应用于航空领域,IEEE-1394总线已成为新一代机载总线中的一员。为解决IEEE-1394总线在航空电子系统中的应用,满足机载环境的使用要求,符合AS5643协议对1394总线的确定性和可靠性要求。文中从硬件架构、FPGA逻辑架构和软件架构三个方面详细阐述了一种基于AS5643协议的接口模块的设计与实现,提出了一种基于FPGA逻辑实现AS5643协议的解决方案。最后通过实验验证,结果表明该模块满足设计指标,性能良好,实现了较高的传输速率,满足机载环境的应用需求。     

一种基于SAE AS5643总线协议的驱动程序设计

结合SAE AS5643协议及其数据传输模型,设计出一种新的基于SAE AS5643总线协议的驱动程序及其架构图,并且开发了基于SAE AS5643系统的计算机客户端应用程序.该驱动程序使用异步流传输机制,用以保证传输的高可靠性.最后使用FireSpy通过工程实验证明了该驱动程序的可执行性.     

基于AS5643协议的接口模块设计与实现

随着IEEE-1394总线成功应用于航空领域,IEEE-1394总线已成为新一代机载总线中的一员。为解决IEEE-1394总线在航空电子系统中的应用,满足机载环境的使用要求,符合AS5643协议对1394总线的确定性和可靠性要求。本文从硬件架构、FPGA逻辑架构和软件架构三个方面详细阐述了一种基于AS5643协议的接口模块的设计与实现,提出了一种基于FPGA逻辑实现AS5643协议的解决方案。最后通过实验验证,结果表明该模块满足设计指标,性能良好,实现了较高的传输速率,满足机载环境的应用需求。     

AS5643总线优化传输方法研究

针对AS5643总线传输等时数据包时所带来的不确定性问题,提出一种将总线周期分为等时和异步两部分时隙的优化传输方法,能在不影响确定性的前提下引入等时数据包传输;首先对引起不确定性问题的原因进行了分析,然后详细介绍了优化传输方法的原理及工程实现;该优化传输方法经实验证明是正确可行的,可应用于高度综合化的航空电子系统中。     

一种改进AS5643节点传输效率和容错性的方法研究

1394B作为成熟的商用总线,具有传输速率高、传输距离远、传输介质丰富等特点,并支持物理闭合环拓扑,具有一定的冗余可靠性。SAE AS5643在1394B总线的基础上,从实时性和确定性的角度出发,对1394B总线应用进行了一系列的扩展和约束,使1394B总线能够满足航空等领域的应用要求,但AS5643未能对传输效率和容错性进行详细的规定。文中研究和分析了AS5643标准定义的数据结构和传输特性,结合1394B总线协议的相关规定,提出了改进总线传输效率和容错性的措施。最后,利用FPGA逻辑和Link/PHY芯片实现了AS5643定义的CC/RN功能节点。经测试表明,文中提出的改进措施能够有效提高CC/RN功能节点的传输效率和容错性。     

SV DPI技术在FPGA仿真验证的应用探讨

SystemVerilog作为近年来逐渐流行的FPGA验证语言,包含了丰富的验证特性：DPI、断言技术、功能覆盖率等,其中DPI接口技术可以帮助验证工程师在验证平台中实现对C或C++的调用,验证工程师可以通过编写C函数来实现复杂激励模型设计,同时也为进行复杂算法的FPGA设计的仿真验证提供了新的验证思路。本文提出一种基于DPI接口的FPGA仿真验证方法,实验表明：利用该方法搭建的仿真验证平台相对于传统的纯verilog验证平台,具有更高的仿真效率和验证的灵活性。该验证方法为算法级FPGA设计的确认测试提供了新的验证思路。     

ARINC659总线协议芯片的仿真验证

在现代集成电路设计中,对芯片的仿真验证是芯片设计验证的关键环节之一,一定程度上决定流片的成败。为了搭建一种可靠的芯片验证的虚拟平台,首先分析了ARINC659总线协议的特点,在此基础上结合ARINC659总线协议芯片设计中基于虚拟验证平台的仿真验证项目实践,重点研究了该芯片设计虚拟验证平台的一种构建实现方法和仿真验证。该验证方法提高了验证效率,缩短了整个设计验证周期,为芯片的成功投片提供了可靠的保证。     

ARINC659总线协议芯片的仿真验证

在现代集成电路设计中,对芯片的仿真验证是芯片设计验证的关键环节之一,一定程度上决定流片的成败。为了搭建一种可靠的芯片验证的虚拟平台,首先分析了ARINC659总线协议的特点,在此基础上结合ARINC659总线协议芯片设计中基于虚拟验证平台的仿真验证项目实践,重点研究了该芯片设计虚拟验证平台的一种构建实现方法和仿真验证。该验证方法提高了验证效率,缩短了整个设计验证周期,为芯片的成功投片提供了可靠的保证。     

1394总线仿真系统设计与实现

随着1394总线在机载领域的广泛应用,出于低成本、灵活性考虑,地面配置、仿真、测试、监控、试验等环节急需建立一套完整的1394总线仿真测试系统。可靠的总线仿真系统可实现产品的模块级、系统级应用测试,同时最大程度地缩短系统研制周期,节省开发成本。提出一种1394总线仿真系统的设计方案,结合系统需求,从系统搭建、系统配置、系统监控与仿真及系统管理等进行详细介绍,建立全面、完备、可靠的仿真系统平台。可通过该平台对1394总线的通信机制、运行方式、工作原理以及系统应用进行深入研究,同时方便系统应用者进行故障检测、排查与设备维护,进而为机载设备的开发、验证、试验与应用提供可靠的技术保障。     

基于FPGA的智能卡验证平台设计

随着集成电路设计技术的发展和芯片集成度的提高,验证已经成为芯片设计流程中的主要瓶颈。本文设计了一个基于FPGA的智能卡验证平台,并对验证方法做了详细阐述。本文对于双界面智能卡芯片验证的成功实践,不仅是对FPGA验证理论的证实,而且验证的思路和方法对其他芯片有一定的指导意义。     

高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.     

面向SoC的事务级验证研究

随着集成电路的快速发展,一个SoC的规模已经在几百万门至几千万门左右,面对这样高的复杂度,功能验证成为芯片设计中的一个挑战。传统的验证方法已经成为SoC设计的“瓶颈”。基于事务的验证方法成为SoC设计中功能验证最有效的途径之一。文中重点阐述了基于事务验证的相关概念,给出了完成SoC事务验证的一般流程和设计方法,并详细分析了事务验证平台的设计调试和功能覆盖率分析,最后对传统的验证方法和基于事务的验证方法进行了比较,给出了基于事务验证方法的优点。     

基于事务的功能验证方法及其在设计验证中的运用

介绍了基于事务的验证方法,把验证工作提高到一个更高的抽象层次,减少了验证中对信号级时序细节的考虑,更注重于事务级行为的验证,并可提高验证代码编写的重用性,有利于提高验证的工作效率。本文主要介绍这种功能验证方法在UART设计验证中的运用及其测试平台的建立。     

PCIE协议栈模拟验证平台的设计和实现

Intel提出的第三代总线技术PCI Express在结构上可以满足计算机系统的发展对总线带宽的要求,基于PCIE的设计得以蓬勃发展,对PCIE的验证也成为SoC功能验证的重要组成部分。为此,设计并实现一种状态图和覆盖率组合驱动的自动化验证平台,主要包括激励生成、自动检测和覆盖率分析机制,并将其应用于一款基于PCIE接口的协议栈芯片的功能验证。实验结果表明,该验证平台具有较好的激励生成机制,能够对协议栈芯片进行全面验证,同时具有较好的复用性、可扩展性,可以对多个协议栈的互连进行验证。     

RS-PC译码器芯片设计的FPGA验证

在分析FPGA验证对ASIC设计的作用的基础上,提出了一种为了验证RS—PC译码器芯片设计的FPGA验证方案。该方案具有可测试性强,灵活和通用的特点。     

基于VITAL语言的FPGA板级仿真验证研究

数字电路在投产前的功能验证工作至关重要.随着器件工艺的进步,单片FPGA上集成的功能越来越复杂,按照改进样机的流程开发,应用FPGA芯片的电子系统时,在产品上市时间和产品开发费用等方面逐渐超出设计者的预算值;而仿真验证方法是由仿真程序,如ModelSim,载入板上元件的模型信息、布局和互连信息,并在激励文件作用下产生系统输出的虚拟验算方法,具有省时,成本低、调试方便和有利于升级换代等优点.介绍用于元件建模的VITAL语言的基本规则及其描述电路模型的基本方法,应用FPGA的快速比较网络的仿真结果表明,仿真验证方法可以有效地提高FPGA系统功能、时序验证的效率.