NDRHBT及其构成的单-双稳转换逻辑单元

设计并研制了InGaP/GaAs/InGaP超薄基区(8nm)负阻异质结晶体管(UTBNDRHBT)。并用它构成一个单-双稳转换逻辑单元(Monostable-bistable transition logic element,简称MOBILE)。经过测试,证实其具有与GRTD、RTD/HEMT构成的MOBILE相类似的逻辑功能。     

RTD/HEMT多值逻辑(MVL)电路的PSPICE模拟

由共振隧穿二极管(RTD)与高电子迁移率晶体管(HEMT)相并联组成的结构是构成当前RTD高速数字电路常用的基本单元。由于RTD的负阻、双稳和自锁特性,由RTD/HEMT组成的逻辑电路可以大大减少器件的数目,用最少的器件完成一定的逻辑功能。本文对多值逻辑(MVL)中的文字逻辑门用PSPICE模拟软件进行了电路模拟,模拟结果与预期结果一致,并有助于指导该电路的设计。     

光电双向负阻晶体管的研制及特性分析

首次对双向负阻晶体管(BNRT)进行了光敏化,设计并研制出既有光敏特性又有“S”型负阻特性的一种新型光电开关器件——光电双向负阻晶体管(PBNRT)。介绍了器件的设计和研制过程;测量分析了其J—V特性与光强和栅极电压的关系;测量了光电开关的时间常数并进行了分析讨论。     

共振隧穿二极管(RTD)I-V特性的几个问题

对作者研制的 RTD进行了 I-V特性测量 ,并重点分析了 :(1 ) I-V特性的湿度效应 ;(2 )负阻区“表观正阻”现象 ;(3 )用负阻值估算开关时间。以上问题的分析对 RTD的设计和研制有一定的指导作用     

由pnp双极型晶体管和PMOS构成的CMOS负阻单元

使用pnp双极型晶体管和pMOS,按照正反馈产生负阻I-V特性的原理,采用CMOS工艺,设计研制成功CMOS负阻单元,并对它进行了实际的测试与验证,效果良好,而且可以用它作为基础性器件,构成与CMOS工艺相兼容的负阻型逻辑电路,比常规CMOS电路节省大量器件。     

新型恒压控制型负阻HBT的研制进展

研究了HBT产生负阻的可能机制,通过对材料结构和器件结构的特殊设计,采用常规台面HBT工艺,先后研制出3类高电流峰谷比的恒压控制型负阻HBT.超薄基区HBT的负阻特性是由超薄基区串联电阻压降调制效应造成的,在GaAs基InGaP/GaAs和AlGaAs/GaAs体系DHBT中均得到了验证.双基区和电阻栅型负阻HBT均为复合型负阻器件.双基区负阻HBT通过刻断基区,电阻栅负阻HBT通过在集电区制作基极金属形成集电区反型层,构成纵向npn与横向pnp的复合结构,由反馈结构(pnp)的集电极电流来控制主结构(npn)的基极电流从而产生负阻特性.3类负阻HBT与常规HBT在结构和工艺上兼容,兼具HBT的高速高频特性和负阻器件的双稳、自锁、节省器件的优点.     

CMOS负阻单元逻辑电路及其发展前景

在回顾了多值逻辑(MVL)电路的优点、分析了共振隧穿器件(RTD)电路的特点和比较了各种类型负阻器件性能的基础上,提出了利用CMOS型负阻单元作为基础性器件设计并实现CMOS型逻辑电路的新概念,并指出了此研究领域的几个重点研究内容和方向。     

一种新型结构的InGaP/GaAs负阻异质结晶体管

利用硅双基区晶体管(DUBAT)产生负阻的原理,针对HBT器件结构和MBE材料结构的特点,设计并研制出一种基区刻断结构的负阻型HBT(NDRHBT).经过特性和参数测试,证明此种NDRHBT具有显著的微分负阻效应,并发现负电流区负阻效应和光照可改变其I-V特性,器件模拟结果和测试结果基本一致.     

Nb∶SrTiO3阻变单元及1T1R复合结构的电离辐射总剂量效应研究

开展了Nb∶SrTiO_(3)阻变单元及1T1R复合结构的X射线总剂量效应实验研究。结果表明,Nb∶SrTiO_(3)阻变单元在累积剂量达到10 Mrad(Si)时依然能够保持良好的阻变特性,高、低阻态未发生逻辑混乱。1T1R复合结构中的NMOS选通晶体管对电离辐射较为敏感,在栅氧化层中辐射感生氧化物陷阱电荷的作用下,NMOS器件阈值电压逐渐向负方向漂移,泄漏电流逐渐增加,进一步导致关态条件下(V_(G)=0 V)对阻变存储单元的错误读写。通过选用抗辐射加固NMOS选通晶体管,可显著提升1T1R复合结构的抗总剂量能力。     

一种新型结构的InGaP/GaAs负阻异质结晶体管

利用硅双基区晶体管（DUBAT）产生负阻的原理,针对HBT器件结构和MBE材料结构的特点,设计并研制出一种基区刻断结构的负阻型HBT (NDRHBT) . 经过特性和参数测试,证明此种NDRHBT具有显著的微分负阻效应,并发现负电流区负阻效应和光照可改变其I-V特性,器件模拟结果和测试结果基本一致.     

基于共振隧穿二极管的阈值逻辑单元电路设计

共振隧穿二极管作为较为成熟的纳米电子器件,已被广泛应用于高速低功耗电路。由于其具有负内阻特性,单一门电路的功能大大增加,减少了电路的复杂度。在阈值逻辑函数的硬件实现方面,共振隧穿器件也体现出显著的优势。结合谱技术,基于共振隧穿二极管,设计了可实现任意三变量阈值逻辑函数的阈值逻辑单元电路。该电路还可作为阈值逻辑网络中的基本单元,实现复杂的逻辑功能。通过HSPICE软件,仿真验证了所设计电路的正确性。     

Novel universal threshold logic gate based on RTD and its application

Resonant tunneling diodes (RTDs) are receiving much attention because of their high-speed switching capability and functional versatility. Due to the negative differential resistance exhibited by RTDs, great functionality with a single gate can be achieved. In this paper, novel universal threshold logic gates (UTLG) based on RTD with simple structure and fixed parameter are proposed. The three-variable UTLG implement all the threshold functions of three variables by reconfiguring the input bits. The proposed circuit can also be applied to the design of arbitrary logic function in a multilevel threshold network. Finally, the operation of UTLG is verified by HSPICE simulation using extensively validated models.     

Modular Design of testable reversible ALU by QCA multiplexer with increase in programmability

The quantum-dot cellular automata have emerged as one of the potential computational fabrics for the emerging nanocomputing systems due to their ultra-high speed and integration density. On the other hand, reversible computing promises low power consuming circuits by nullifying the energy dissipation during the computation. This work targets the design of a reversible arithmetic logic unit (RALU) in the quantum-dot cellular automata (QCA) framework. The design is based on the reversible multiplexer (RM) synthesized by compact 2:1 QCA multiplexers introduced in this paper. The proposed reversible multiplexer is able to achieve 100% fault tolerance in the presence of single missing or additional cell defects in QCA layout. Furthermore, the advantage of modular design of reversible multiplexer is shown by its application in synthesizing the RALU with separate reversible arithmetic unit (RAU) and reversible logic unit (RLU). The RALU circuit can be tested for classical unidirectional stuck-at faults using the constant variable used in this design. The experimentation establishes that the proposed RALU outperforms the conventional reversible ALU in terms of programming flexibility and testability.     

基于量子元胞自动机的PLA故障分析和检测

量子元胞自动机(quantum-dot cellular automata,QCA)可编程逻辑阵列(programma-ble logic array,PLA)结构可用于实现大规模可编程逻辑电路。分析了4种故障类型发生在PLA单元的8个区域中的影响,得出了具体的影响效果。其中,直接或间接致使隐含线和与门发生逻辑错误的故障均会导致PLA中故障所在行整行失效,其他故障只会影响故障所在的PLA单元的逻辑功能和配置,而对PLA中的其他单元没有影响。此外,基于故障分析,提出了具体的PLA故障检测方法。     

低成本BIST映射电路的设计与优化

低成本BIST利用映射电路对自测试线形反馈移位寄存器进行优化,将对故障覆盖率无贡献的测试向量屏蔽掉,有效提高了故障覆盖率,降低了测试功耗。映射电路的设计是低成本BIST设计的关键,为了降低其硬件开销和功耗、提高参数性能,该映射逻辑电路对测试向量的种子进行映射,并通过相容逻辑变量合并、布尔代数化简等方法对映射电路进行优化,有效地降低了测试应用时间、测试功耗和硬件开销。     

基于半导体光放大器的光单稳态触发器

为实现全光缓存中的光读写控制和光逻辑判断,提出并实验验证了一种基于半导体光放大器(SOA)双环结构的全光单稳态触发器。此触发器的稳态与非稳态激射不同的光波长,状态间静态消光比超过40 dB,切换时间仅仅为1-2个环腔周期,控制信号光波长范围大。通过减小环腔长度可进一步减小两状态之间切换时间,并可作为光缓存的控制单元。     

可综合的基于Verilog语言的有限状态机的设计

VerilogHDL是一种硬件描述语言，他不仅可以在门级和寄存器传输级描述硬件，也可以在算法级对硬件加以描述，因此将采用VerilogHDL语言描述的设计转变成逻辑门构成的电路绝非简单的处理过程。状态机是数字系统的控制单元，包括时序逻辑和组合逻辑，语言描述较为抽象，如果句柄编写不规范，综合工具就很难把抽象思维变为门级电路。由于VerilogHDL语言本身的特点，许多面向仿真的语句虽然符合语法规则却不能综合，这在设计中必须避免。本文介绍了VerilogHDL语言的综合实质，研究了编写可综合的状态机的方法、步骤以及综合原则，具有一定的参考价值。     

多模计数器静电放电损伤的失效分析

静电放电(ESD)损伤会降低半导体器件和集成电路的可靠性并导致其性能退化.针对一款国产2-32型多模计数器的失效现象,通过分析该计数器的电路结构,利用X射线成像、显微红外热成像、光束感生电阻变化以及钝化层、金属化层去除等技术对计数器进行了失效分析,将失效点准确定位至输出端口逻辑单元电路的2只晶体管上.分析结果表明,多模计数器的ESD损伤使输出端口驱动晶体管以及为负载晶体管提供栅偏置的前级电路晶体管同时受损,导致计数器端口高、低电平输出均失效而丧失计数功能.对相关的失效机理展开了讨论,同时提出了在电路研制和使用过程中的ESD防护措施.     

实空间转移晶体管研究进展

实空间转移晶体管是一种新型N型负阻半导体器件 ,具有高频、高速、可控负阻等显著优点 ,可大大简化集成电路的复杂程度。文中阐述了实空间转移晶体管的工作原理 ,对二十年间该类器件在材料、结构、性能等方面的研究进展作了总结 ,对其在单器件逻辑单元、光电逻辑等领域的应用进行了重点介绍 ,并展望了今后该类器件的研究方向。