基于VHDL设计的电路结构优化探讨

VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛应用.在应用VHDL语言进行电路设计的过程中,注重电路结构综合质量优化也显得日益重要.从VHDL语言描述方法、系统设计规划和逻辑函数变换的角度,分析了VHDL设计中容易引起电路复杂化的原因,并提出了相应的解决方案.     

VHDL语言中数值系统的研究与应用

介绍了在计算机辅助设计中运用VHDL语言进行硬件描述时常用的各种数值系统 ,讨论了不同类型电路其相应数值类型的配置原则 .针对运用VHDL语言进行系统描述和系统仿真中出现的总线冲突问题及不确定值的传递问题 ,阐明了运用判决函数解决总线冲突的方案及判决函数的算法实现 ;并简要说明了运用更大的数值系统为判决函数提供更多的结点信息来解决不确定值的传递问题的方法     

VHDL与数字电路教学

以闹钟计时器的VHDL设计为例,介绍了VHDL硬件描述语言在数字系统设计中的应用及设计方法,重点探讨了有关在VHDL设计中的电路简化问题以及VHDL对数字电路教学的影响,并提出了相应的建议.     

基于CPLD的软开关H桥PWM控制信号发生器设计

论述了软开关H桥DC-DC变换电路驱动电平状态及驱动时序,设计了占空比可调、各开关管通断延迟时间可调的PWM控制信号发生器.该发生器以CPLD为硬件基础,软件使用VHDL语言编写,可用于软开关H桥DC-DC变换电路中.与专用控制芯片比较,本设计延迟时间调整灵活、便于与控制单元接口.     

基于CPLD的防抖动开关电路的设计

本文介绍了一种基于CPLD的防抖动开关电路的设计,利用VHDL语言编程,依靠CPLD内的硬件资源来实现,可以作为一个实用的防抖动接口电路在电子系统设计中应用,提高系统的抗干扰能力。     

VHDL语言中数值系统的研究与应用

介绍了在计算机辅助设计中运用VHDL语言进行硬件描述时常用的各种数值系统,讨论了不同类型电路其相应数值类型的配置原则。针对运用VHDL语言进行系统描述和系统仿真中出现的部线冲突问题不确定值的传递问题,阐明了运用判决函数解决总线冲突的方案及判决函数的算法实现;并简要说明了运用更大的数值系统为判决函数提供更多的结点信息来解决不确定值的传递问题的方法。     

采用VHDL设计数字电路的优化方法

阐述了VHDL语言的特点及设计流程 ,列举实例并给出VHDL语言的优化设计方法 .     

基于VHDL的MBA-WT乘法器设计

分析了设计高速乘法器所用的算法,并且基于VHDL硬件描述语言设计出了一个16位MBA-WT乘法器.该乘法器采用了改进Booth算法,可使部分积的个数减少1/2;也采用Wallace树型结构的加法器,完成N个部分积需要O(logN)次加法时间;再使用超前进位加法器得到最后乘积来进一步提高电路的运算速度.整个设计用VHDL语言实现并由Modelsim以及Synplify仿真验证.     

开关磁阻电动机测速电路的VHDL数字化设计

利用数字电路完成对SRD测速电路的设计，并用VHDL，语言进行描述，经过功能仿真，下载到一片FPGA上制成单片数字化测速电路，并在全数字化的SRD系统中使用了该专用测速芯片，其测速精度优良，测速速度优于单片机测速方法。     

等精度数字转速表的VHDL设计

采用VHDL设计了基于等精度测量原理测量物体转速的数字电路,在闸门时间内的总误差时间只有1/fCLK,且在整个量程中具有相同的测量精度,克服了传统转速表在标称测量范围内,对应不同的转速具有不同的测量误差这一弊病.闸门信号采用32位可预置定时器,使电路在应用设计中更为便捷.采用了特殊的去噪电路,使FIN信号在等于1期间,脉宽<10/fCLK的噪声信号不会对测量产生影响;给出了去噪电路、控制电路和等精度测量电路的VHDL代码.在fCLK=10MHz时,可测转速范围的理论值为0.14～16777215r/min.     

SDH中E1接口数字分接复用的ASIC电路设计与实现

介绍了用于SDH系统中E1接口电路———数字分接复用器的专用集成电路 (ASIC)的VHDL电路设计及FPGA实现。该分接复用器电路用纯数字同步方式实现 ,可完成SDH系统接口电路中 7路 (可扩展成N路 )E1数据流的分接和复用。该设计输入采用VHDL和状态转移图。     

硬件描述语言VHDL的功能及优点

论述了可编程 Ａ Ｓ Ｉ Ｃ 在现代电子技术中的作用,在可编程 Ａ Ｓ Ｉ Ｃ 设计中采用的一种方法——— Ｖ Ｈ Ｄ Ｌ 硬件描述语言及用 Ｖ Ｈ Ｄ Ｌ 实现计数器的实例     

基于Xilinx ISE软件平台用VHDL实现FPGA电路设计

Xilinx ISE集成综合环境是Xilinx公司的现场可编程逻辑器件数字电路开发工具集,其集成的工具可以使设计人员方便、快速地完成FPGA／CPLD数字电路开发全过程。通过介绍一个16进制加法器的设计实现实例．描述了如何基于ISE平台使用VHDL语言进行FPGA电路设计的原理和方法。     

基于VHDL的线阵图像传感器的驱动电路设计

通过对超高速硬件描述语言VHDL实现线阵图像传感器CCD驱动脉冲方法及逻辑设计原理的研究，完成了驱动脉冲的VHDL程序设计和时序仿真。将驱动脉冲输入CCD．得到了很好的输出波形，证明了该驱动电路的可行性。     

基于VHDL语言的快速Reed-Solomon译码器设计

设计了能纠正一个符号错误的 RS(Reed-Solomon)译码器,给出了该译码器的 VHDL 模型。利用XILINX 公司的 Foundation Series 3.1i 集成设计环境完成了该 RS 译码器的 VHDL 源代码输入、功能仿真、布局与布线、时序仿真, 并用 XC4005EPC84可编程逻辑芯片实现了电路设计。     

基于Fuzzy-PID的电液位置伺服控制系统的FPGA设计与实现

本文以电液位置伺服机械手第一关节为研究对象,设计了一种基于VHDL设计、FPGA实现的Fuzzy-PID控制器。分析了模糊（Fuzzy）自整定PID参数的模糊逻辑推理和控制器算法结构,根据自顶向下的流程,对Fuzzy-PID控制器进行了VHDL分层设计,详细说明了模糊逻辑推理、模糊自整定PID电路架构、数据缓存和I/O接口控制的设计原理,最后下载到FPGA芯片实现了Fuzzy-PID控制器。实验表明,FPGA作为单一控制器实现Fuzzy-PID控制算法是可行的和有效的。     

可编程逻辑器件在抢答器电路设计中的应用

针对实际应用的需要，利用可编程逻辑器件设计了抢答器.该抢答器单元电路的软件设计分别利用原理图设计、硬件描述语言设计完成.设计了控制主电路、数字显示电路、倒计时显示、违犯规定电路、编码译码电路功能，并利用美国Altera公司的MAX PLUSII工具软件完成了编译仿真验证；硬件选择Altera的MAX74000S系列的EPM7128LC84 15芯片来实现抢答器的系统功能.该抢答器具有很强的功能扩充性，应用效果良好.