基于70 nm InP HEMT工艺的230～250 GHz低噪声放大器设计

基于70 nm InP HEMT工艺,设计了一款五级共源放大级联结构230～250 GHz低噪声太赫兹单片集成电路（TMIC）。该放大器采用扇形线和微带线构成栅极和源极直流偏置网络,用以隔离射频信号和直流偏置信号;基于噪声匹配技术设计了放大器的第一级和第二级,基于功率匹配技术设计了中间两级,最后一级重点完成输出匹配。在片测试结果表明,230～250 GHz频率范围内,低噪声放大器的小信号增益大于20 dB。采用Y因子法对封装后的低噪声放大器模块完成了噪声测试,频率为243～248 GHz时该MMIC放大器噪声系数优于7.5 dB,与HBT和CMOS工艺相比,基于HEMT工艺的低噪声放大器具有3 dB以上的噪声系数优势。     

D波段InP基高增益低噪声放大芯片的设计与实现（英文）

利用90nmInAlAs/InGaAs/InPHEMT工艺设计实现了两款D波段(110～170GHz)单片微波集成电路放大器.两款放大器均采用共源结构,布线选取微带线.基于器件A设计的三级放大器A在片测试结果表明:最大小信号增益为11.2dB@140GHz,3dB带宽为16GHz,芯片面积2.6mm×1.2mm.基于器件B设计的两级放大器B在片测试结果表明:最大小信号增益为15.8dB@139GHz,3dB带宽12GHz,在130～150GHz频带范围内增益大于10dB,芯片面积1.7mm×0.8mm,带内最小噪声为4.4dB、相关增益15dB@141GHz,平均噪声系数约为5.2dB.放大器B具有高的单级增益、相对高的增益面积比以及较好的噪声系数.该放大器芯片的设计实现对于构建D波段接收前端具有借鉴意义.     

一款毫米波超宽带GaN MMIC低噪声放大器

基于0.15μm GaN HEMT工艺,设计并实现了一款超宽带毫米波GaN低噪声放大器(LNA)微波单片集成电路(MMIC)。该放大器采用4级级联结构,其输入和输出端均采用5阶匹配网络,提高了放大器的匹配带宽;由微带线、短截线和电容组成的无电阻输入匹配网络减小了输入热噪声,优化了电路的噪声系数;在级间匹配网络中引入电阻元件,通过降低Q值扩展电路工作带宽。采用SiC衬底0.15μm AlGaN/GaN HEMT工艺进行流片,在片测试结果表明,在频率14～34 GHz时,该LNA的增益为(18±1)dB、噪声系数小于4.5 dB,在频率为39 GHz时1 dB压缩点输出功率为19 dBm,最大输入承受功率为30 dBm,相对工作带宽大于100%。研制的MMIC LNA面积为1.71 mm²,功耗为1.05 W。     

X波段PHEMT功率单片放大器

报道了X波段8W AlGaAs/InGaAs/GaAs PHEMT MMIC功率单片放大器的设计和研制.放大器采用两级拓扑结构,输入输出为50Ω阻抗匹配,芯片面积为4.5mm×3mm.测试结果显示,在7.5V和1.5A的DC偏置下,输出功率在8W以上,功率附加效率为30%,功率增益为15dB.     

X波段PHEMT功率单片放大器

报道了X波段8W AlGaAs/InGaAs/GaAs PHEMT MMIC功率单片放大器的设计和研制.放大器采用两级拓扑结构,输入输出为50Ω阻抗匹配,芯片面积为4.5mm×3mm.测试结果显示,在7.5V和1.5A的DC偏置下,输出功率在8W以上,功率附加效率为30%,功率增益为15dB.     

12GHz GaAs单片低噪声放大器

研制了用于直播卫星接收机中单级和两级12GHz频段的GaAs低噪声放大器。单级放大器在11.7～12.7GHz带内提供小于2.5dB的噪声系数,大于9.5dB的相关增益,在此频带中两级放大器噪声小于2.8dB,相关增益大于16dB,为了获得低噪声而又不降低可重复性,在此放大器中采用了具有离子注入有源层的0.5μm短距离栅电极(CSE)FET,单级放大器芯片尺寸为1×O.9mm,两级放大器的芯片尺寸为1.5×0.9mm。     

（英）D波段InP基高增益、低噪声放大芯片的设计与实现

利用90-nm InAlAs/InGaAs/InP HEMT工艺设计实现了两款D波段（110~170 GHz）单片微波集成电路放大器。两款放大器均采用共源结构,布线选取微带线。基于器件A设计的三级放大器A在片测试结果表明：最大小信号增益为11.2 dB@140 GHz,3 dB带宽为16 GHz,芯片面积2.6×1.2 mm2。基于器件B设计的两级放大器B在片测试结果表明：最大小信号增益为15.8 dB@139 GHz,3dB带宽12 GHz,在130~150 GHz频带范围内增益大于10 dB,芯片面积1.7×0.8 mm2,带内最小噪声为4.4 dB、相关增益15 dB@141 GHz,平均噪声系数约为5.2 dB。放大器B具有高的单级增益、相对高的增益面积比以及较好的噪声系数。该放大器芯片的设计实现对于构建D波段接收前端具有借鉴意义。     

宽带低噪声放大器单片微波集成电路

从行波放大器设计理论出发,研制了一款基于低噪声GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计的2~20 GHz单片微波集成电路(MMIC)宽带低噪声放大器。该款放大器由九级电路构成。为了进一步提高放大器的增益,采用了一个共源场效应管和一个共栅场效应管级联的拓扑结构,每级放大器采用自偏压技术实现单电源供电。测试结果表明,本款低噪声放大器在外加+5 V工作电压下,能够在2~20 GHz频率内实现小信号增益大于16 dB,增益平坦度小于±0.5 dB,输出P-1 dB大于14 dBm,噪声系数典型值为2.5 dB,输入和输出回波损耗均小于-15 dB,工作电流仅为63 mA,低噪声放大器芯片面积为3.1 mm×1.3 mm。     

0．18μm CMOS工艺3．1～5．2GHz低噪声放大器

基于共源级联放大器的小信号模型,详细分析了宽带放大器的输入阻抗特性和噪声特性.利用MOS晶体管的寄生容性反馈机理,采用TSMC公司标准0.18 μm CMOS工艺设计实现了单片集成宽带低噪声放大器,芯片尺寸为0.6 mm×1.5 mm.测试结果表明,在3.1～5.2 GHz频段内,S11<-15dB,S21>12dB,S22<-12 dB,噪声系数NF<3.1dB.电源电压为1.8V,功耗为14mW.     

4～20GHz超宽带低噪声放大器单片电路

采用分布式放大器设计原理,基于GaAs PHEMT低噪声工艺技术,研制了一款超宽带低噪声放大器单片电路。该款放大器选用分布式拓扑结构,由五级电路构成,为了进一步提高分布式放大器的增益,在每一级又采用了两个场效应晶体管(FET)串联结构。放大器采用了自偏压单电源供电,因为每级有两个FET串联,自偏压电路更为复杂,通过多个电阻分压的方式确定了每个FET的工作点。测试结果表明,该放大器在频率4～20 GHz内,增益大于14 dB,噪声系数小于3.0 dB,增益平坦度小于±1.0 dB,输入驻波比小于1.5∶1,输出驻波比小于1.8∶1,1 dB压缩点输出功率大于10 dBm。放大器的工作电压为8 V,电流约为50 mA,芯片面积为2.0 mm×2.0 mm。     

Design of microwave amplifier using nonresonant slot matching

A study into the application of nonresonant slots for impedance matching in microwave circuits is presented based on an evaluation of the performance of a low noise microwave transistor amplifier. Results show improved gain and noise figure characteristics for a slot matched amplifier compared to a microwave amplifier designed using transmission line stubs. Since the slots that are proposed appear in the ground plane of the active circuits, the size of the overall circuit is lower compared to that of an amplifier designed using transmission line stubs     

毫米波大动态宽带单片低噪声放大器

利用0.25μmGaAsPHEMT低噪声工艺,设计并制造了2种毫米波大动态宽带单片低噪声放大器。第1种为低增益大动态低噪声放大器,单电源+5V工作,测得在26～40GHz范围内,增益G=10±0.5dB,噪声系数NF≤2.2dB,1分贝压缩点输出功率P1dB≥15dBm;第2种为低压大动态低噪声放大器,工作电压为3.6V,静态电流0.6A(输出功率饱和时,动态直流电流约为0.9A),在28～35GHz范围内,测得增益G=14～17dB,噪声系数约4.0dB,1分贝压缩点输出功率P1dB≥24.5dBm,最大饱和输出功率≥26.8dBm,附加效率约10%～13.6%。结果中还给出了2种放大器直接级联的情况。     

Design of an L1 band low noise single-chip GPS receiver in 0.18 μm CMOS technology

This article presents an L1 band low noise integrated global positioning system(GPS)receiver chip using 0.18 μm CMOS technology.Dual-conversion with a low-IF architecture was used for this GPS receiver.The receiver is composed of low noise amplifier(LNA),down-conversion mixers,band pass filter,received signal strength indicator,variable gain amplifier,programmable gain amplifier,ADC,PLL frequency synthesizer and other key blocks.The receiver achieves a maximum gain of 105 dB and noise figure less than 6 dB.The variable gain amplifier(VGA)and programmable gain amplifier(PGA)provide gain control dynamic range over 50 dB.The receiver consumes less than 160 mW from a 1.8 V supply while occupying a 2.9 mm2chip area including the ESD I/O pads.     

一种S波段平衡式限幅低噪声放大器的设计

介绍了一种小型化平衡式限幅低噪声放大器。该放大器采用Lange桥平衡结构,在实现低噪声的同时,保证了小电压驻波比;在3.0～3.5GHz频带内,噪声系数小于1.3dB,输入输出驻波系数小于1.3,增益大于27dB,平坦度±0.6dB以内,输出1dB压缩点大于12dBm。该放大器能够承受最大5W的连续波功率输入,且大功率输入时的驻波系数小于1.3。     

5~6 GHz限幅低噪声放大器的研制

采用GaAs增强型pHEMT工艺,将限幅器和低噪声放大器集成在同一衬底,设计了一款用于5~6 GHz的限幅低噪声放大器。限幅器采用PIN二极管进行设计,低噪声放大器采用并联负反馈、源级电感负反馈以及电流复用结构,减小功耗的同时改善了增益平坦度和稳定性。测试结果表明,在工作频带内,限幅低噪声放大器的增益为27±0.2 dB,噪声系数为1.1~1.3 dB,总功耗为240 mW,耐功率大于46 dBm(2 ms脉宽,30%占空比),芯片尺寸为3.3 mm×1.3 mm。     

0.1～2.8 GHz超宽带低噪声放大器的研制

选用噪声较小、增益较高且工作电流较低的放大管ATF55143,利用两种负反馈和宽带匹配技术,结合ADS软件的辅助设计,研制出宽带低噪声放大器。在0.1～2.8GHz范围内,其增益大于30dB,平坦度小于±1.3dB,噪声系数小于1.45dB,工作电流小于60mA,驻波比小于1.8。该放大器成本较低,体积较小,可应用于各种微波通讯领域。     

8～18 GHz微波低噪声放大器的设计与实现

采用平衡式结构设计了微波宽带低噪声放大器,测试结果:在频率为8～18GHz的宽带内增益大于30dB,增益平坦度小于3dB,噪声系数小于2.0dB,输入输出驻波比小于2.5,1dB压缩点输出功率为15.8dBm。该放大器制作在氧化铝陶瓷基板上。     

基于前馈结构的宽带高线性低噪声放大器

设计制作了一款工作频率范围为0.5~30.0 MHz的短波宽带高线性低噪声放大器。采用前馈法线性化技术实现了放大器的高线性与低噪声,其中主放大器采用平衡式结构线性化技术大幅改善了放大器的二阶失真。由于主放大器和辅助放大器均采用Gain Block MMIC放大器,使得该放大器的物理尺寸为40 mm×25 mm,从而实现了小型化。测试结果表明,该放大器在0.5~30.0 MHz约5.9个倍频程的工作频率范围内实现了增益为12 dB,增益平坦度为0.35 dB,最大噪声系数为3.2 dB,输出三阶截点大于55 dBm,输出二阶截点大于100 dBm。     

一种低噪声大动态连续检波式对数放大器的设计

文章介绍了一种噪声系数低于2dB、动态范围大于86dB的低噪声大动态连续检波式对数放大器的设计原理,并给出了实验结果。该放大器可广泛应用于通讯、雷达、电子对抗等电子设备。     

S 频段pHEMT 双通道低噪声放大器芯片的设计

采用GaAs 0.13μmp HEMT MMIC流片工艺设计和制作了一种S频段双通道低噪声放大器芯片,芯片内部集成了两个低噪声放大器通道、一级单刀双掷(SPDT)开关和一个晶体管-晶体管逻辑(TTL)电平转换电路。低噪声放大器电路采用一级共源共栅场效应管(Cascode FET)结构实现,使其具有比单管更高的增益,简化了芯片拓扑,降低了芯片设计难度。经流片测试,在1.9~2.1GHz的工作频带内,芯片噪声系数优于1.4dB,增益大于22.5dB,输入驻波优于1.8,输出驻波优于1.4,输出1dB压缩点(P1dB)为10dBm。大量芯片样本在片测试统计数据表明该低噪声放大器成品率大于90%,性能指标优于目前同类商业芯片指标。