一种小体积X波段频率合成器设计

介绍了一种小体积频率合成器的设计，该频率合成器通过直接数字频率合成器（DDS）产生线性调频信号，通过锁相环产生固定二本振信号，通过锁相环（PLL）与2 倍频器产生一本振信号，通过变频部分完成二次混频产生射频激励信号。同时采用现场可编程门阵列（FPGA）完成DDS 控制以及与系统通讯，电源控制部分产生各种电源。     

CDMA2000基站时钟同步系统及电路

CDMA2000基站以GPS／GLONASS标准秒信号作为整个系统的时钟同步基准,采用一种PLL（锁相环）＋DDS（直接数字频率合成器）＋PLL的结构实现。引入了时钟同步系统的总体方案。着重介绍了由AD9851和LMX2306构成的后级DDS＋PLL的电路设计和参数设置。根据实验结果对该方案的稳定性和适用性进行了分析。     

基于变长观察法载波同步的OQPSK全数字解调器

在应用于非协同通信的自适应盲接收机系统中,OQPSK信号的解调是一个难点。本文通过对数字同步技术的研究,提出了一种新的OQPSK全数字解调器。该解调器能够在恶劣信号条件下对OQPSK信号进行解调,对Eb/N0、载波频偏、时钟偏差等有很大的宽容度。本文在解调器数字锁相环的研究中提出了“变长观察法”,很好地解决了数字锁相环频率捕捉范围和相位稳定度对观察长度不同要求之间的矛盾,从而显著扩大了低Eb/N0 条件下数字锁相环的频率捕捉范围。     

一种归一化QPLL的未知时变谐波噪声主动控制算法

针对船舶机械未知时变谐波噪声的主动控制问题,基于正交锁相环原理,提出了一种归一化QPLL（Quadrature Phase Locked Loop）的未知时变谐波噪声主动控制方法.通过在相位/频率更新结构中引入参数调整因子,形成一种改进的QPLL结构;引入次级通道,设计并提出了基于QPLL的未知时变谐波噪声控制算法.首先,通过平均化理论和线性化方法,分析该算法的稳定性,指出了次级通道特性和谐波信号幅值对该算法收敛性能的影响;其次,基于分析结果,引入次级通道、幅值归一化措施,形成一种归一化的未知时变谐波噪声主动控制算法,提升稳定性能和收敛速度;最后,通过仿真验证了归一化改进措施对未知时变谐波噪声主动控制算法综合性能的改善效果.     

用微处理器实现的数字锁相环

在数据通信和数据测量仪器中,数字锁相环的应用非常广泛。但以往的数字锁相环绝大多数是由硬件实现的。硬件实现的数字锁相环的优点是输出位同步信号频率较高,但电路一般比较复杂,改变频率比较困难。在智能化的通信和测量设备中,一般要求适应多种速率,这样,用硬件实现的锁相环的弱点就比较突出了。而完全由软件实现锁相坏,程序指令较多,执行时间较长,通用性较差。本文介绍一种硬、软件结合的锁相环实现方法,其电路和程序均非常简单,而且输出位定时信号的频率、同步误差及同步建立时间等,均可在不改变任何硬件的情况下,利用程序预先设定几个常数即可改变。这种锁相环尤其适用于用微处理器     

一种针对压缩域信号的新型锁相环技术

针对通信信号压缩采样获得的压缩域信号频率、相位提取问题,提出了一种基于压缩感知的新型锁相环技术。通过深入研究压缩域的信号估计问题,提出了压缩域锁相环路,可以直接在压缩域同步跟踪信号频率和相位变化,不再需要高复杂度的信号重构处理。分析了环路模型及其估计性能,并针对该锁相环可行性和性能分别进行了仿真实验。仿真结果不仅验证了压缩域锁相环的可行性,同时表明该环路能够实现高动态信号的高精度频率提取。压缩域锁相环的应用潜力较大,例如可以作为压缩感知通信接收机的同步解调方法。     

原子钟两级驾驭算法及在建立GNSS时间基准中的应用

本文提出了一种原子钟驾驭算法,方法是使用等价于Kalman滤波器加延迟器的数字锁相环（DPLL）。本文完整地推导了DPLL的闭环系统传递函数和闭环误差传递函数,给出了其实现结构,和每次的对于被驾驭原子钟的调整量,并给出了使DPLL输出信号的频率稳定度最优的参数选取方法。在此基础上,提出了使用两个这样的DPLL级联起来的二级驾驭算法。理论分析和仿真实验都表明：该算法相比传统原子钟驾驭算法,参数选取更容易,可以保证输出信号的频率稳定度最优;并保证输出信号与第一级的参考输入保持时间同步。该两级驾驭算法可以应用于设计锁相振荡器,即先用铯钟驾驭氢钟,然后再驾驭数控振荡器（NCO）;也可以应用于建立 GNSS 时间基准,即先用 UTC （BSNC）驾驭产生BDT,然后再用BDT驾驭主控站主钟来产生BDT（MC）。     

GPS中频接收机同步的实现

介绍了一种GPS接收机的同步实现仿真过程,由于捕获部分采用FFT变换方法,大大缩短了捕获时间,码跟踪采用数字延迟锁相环（DPLL）,载波跟踪采用数字锁相环（DPLL）,位同步采用了一种计算所有可能比特跳变位能量的最大似然位同步算法,可以在极低的信号与噪声功率谱密度之比的条件下,检测到比特位边界。     

宽带PCSF雷达信号频率合成器的设计与实现

基于脉内相位编码脉间频率步进（PCSF）雷达信号的特点,提出了利用复杂可编程逻辑器件、直接数字频率合成器（DDS）和锁相环倍频器产生任意PCSF雷达信号的方法,并实际构造了一个宽带、低噪声的S波段PCSF信号源。利用该方法可以实现对输出信号相位的精确控制,通过选择DDS输出信号的频率范围可以减少带内的杂散分量。测试结果表明：该频率源在320 MHz带宽内的无杂散动态范围为62 dBc,相位噪声为-110 dBc/Hz@1 kHz。     

新型频率辅助高精度数字锁相环的设计与实现

针对某深空USB（统一S频段）测控系统的高精度侧音测距需要,提出了一种基于频率测量和二次混频的高精度数字锁相环实现方案。其由高精度测频、数字混频、滤波抽取、二阶数字锁相环等模块组成。采用VHDL可编程语言,基于可编程逻辑器件XC4VLX100平台,实现了所提出的方案。实验室环境下,测得实际环路等效噪声带宽达到30Hz,输入载噪比为25dB·Hz时环路工作稳定。测试结果表明,该高精度数字锁相环达到了系统设计要求,满足了相关参数指标。     

基于FPGA的高阶全数字锁相环的设计与实现

提出了一种实现高阶全数字锁相环的新方法。该锁相环以数字比例积分控制取代了传统的一些数字环路滤波控制方法，具有电路结构简单、摔制灵活、跟踪精度高、环路性能好和易于集成的特点。文中介绍了该高阶全数字锁相环的系统结构和工作原理，对其性能进行了理论分析和计算机仿真。应用EDA技术设计了该系统，并用FPGA实现了其硬件电路。仿真和硬件测试结果证实了该设计的正确性。     

CORDIC算法的FPGA与DSP实现的优劣分析

介绍了坐标旋转数字计算机（CORDIC）的算法原理,分析了算法中旋转迭代次数、操作数位宽与精度的关系,在现场可编程门阵列（FPGA）芯片和数字信号处理器（DSP）芯片上用全流水、高并行结构分别实现了旋转模式下的CORDIC算法,并将两者的精度、时间效率、空间效率的优劣进行比较。结果表明,DSP数值精度比FPGA高且设计更灵活,可移植性更强;而FPGA速度远远快于DSP,消耗硬件资源更少。     

一种采用N先于M环路滤波器的全数字锁相环路的设计实现

介绍了一种采用N先于M环路滤波器的全数字锁相环的设计实现.这种全数字锁相环采用了N先于M环路滤波器,可以达到滤除噪声干扰的目的.文中讲述了这种全数字锁相环的结构和工作原理,提出了各单元电路的设计和实现方法,并给出了关键部件的VHDL代码,最后用FPGA予以实现.     

基于FPGA的相位差测量方法研究及实现

传统信号相位差的测量方法存在着硬件结构复杂、测量精度不够高、抗干扰差等缺点。为了消除以上缺点,根据现场可编程门阵列器件（FPGA）的特点,采用了一种利用FPGA芯片和单片机相结合的方法实现了一套信号频率和相位差智能化测量系统。其中,应用FPGA进行两信号相位差及频率的采集,用单片机对采集到的数据进行处理和显示。获得的结...     

基于DDS和PLL的高性能信号源设计

基于直接数字频率合成技术(DDS),采用FPGA实现对DDS芯片AD9910的控制,提出一种高性能信号发生器的实现方案。重点介绍了DDS基本原理、晶振的选型、抑制DDS的杂散的方法、系统的总体结构以及软件设计。此系统具有高频率、高分辨率、高精度的主要特点,且控制灵活方便,具有广阔的应用前景。     

基于PowerPC的控制器研究与设计

利用嵌入在Xilinx FPGA中的PowerPC技术,采用嵌入式可编程片上系统的设计思想,设计了基于现场可编程门阵列（FPGA）的控制器,实现在FPGA中定制完整的实时信号处理设备,方便了信号处理的设计。文中设计的控制器完成对快速傅里叶变换（FFT）、先进先出（FIFO）等模块的各控制信号的控制及对数据收发的控制。通过在总线上挂接自定义IP,增强了片上微机功能,使得设计更具灵活性。通过编制特定的软件代码,利用PowerPC的架构可以方便地控制FFT模块的处理点数。最后对该控制器进行了仿真,并在XUP VirtexⅡ pro实验板上对其功能进行了具体的实现。     

基于SOPC的电网参数监测装置的设计

设计了一种基于SOPC（System on a Programmable Chip）的电网参数监测装置。该装置使用Xilinx公司FPGA控制A/D芯片同步采样经预处理后的三相电压电流信号,利用FFT IP核稳定高效的并行运算能力完成谐波计算。 Mi-croBlaze是基于Xilinx公司FPGA可参数化配置的软处理器,接受A/D芯片采样的原始数据和FFT IP核计算后得到的谐波数据,进行相关算术运算如求取三相电压电流有效值、各次谐波含有率、有功功率、无功功率和功率因数等电力参数。最后将参数计算结果送给挂在MicroBlaze嵌入式系统总线PLB上的LCD显示或通过外设RS-232传给上位机做进一步数据分析。     

一种雷达视频信号模拟器的设计与实现

分析了雷达视频信号模拟器的体系结构、功能,重点介绍了一种雷达视频信号模拟器的设计与实现。该模拟器采用工业控制计算机插装高性能的信号处理板和实时信号输出板的结构,应用外围设备连接（PCI）总线和现场可编程门阵列（FPGA）等技术,具有极大的灵活性和通用性。     

基于FPGA分布式算法的滤波器设计

设计了FPGA的分布式算法结构和具体的硬件环境。基于FPGA的分布式算法充分利用FPGA的并行处理特性设计算法,简化了滤波器系统设计。采用了分割查找表技术,节省了FPGA硬件资源。对查找表（LUT）中内容经过相应的修改即可方便地实现低通、高通、带通滤波。对基于FPGA分布式算法的滤波器进行了仿真及工况环境下的测试实验。实验结果表明,该算法不仅提高了系统运行速度,而且节省了大量的FPGA资源,还具有极大的灵活性。