基于ARM和FPGA的手持工程测试仪设计

设计了一种手持工程测试仪系统,该系统硬件部分采用了双处理器ARM和FPGA,利用ARM丰富的硬件接口资源,实现多种人机交互接口,同时利用FPGA高效的数据处理能力和时序逻辑设计能力,能够对视频流进行实时采集和处理。重点介绍了系统中视频采集显示模块、模拟测试视频信号发生模块和基于Linux的Qt人机交互界面模块的设计。     

基于SoC的单芯片保护装置架构设计优化

智能变电站对保护安装方式和检测要求提高,原有保护系统存在传输速度慢和架构复杂导致可靠性不高等问题,在此背景下,提出对数据进行分流处理交换,采用k-means算法与业务优先级分层管理技术保证数据实时性,并以FPGA作为通信并行的协处理器,提高处理器和FPGA之间的传输效率.基于以上架构研发出基于k-means算法的电力系统SoC芯片继电保护装置.该装置通过实时数字仿真系统RTDS(RTDS)的故障录波图确定保护装置的动作时间,证明该装置的可靠性和实用性,最后将研发的继电保护装置应用于南方电网部分智能变电站中进行了三年的运行,结果表明其运行可靠稳定,实现保护就地化,装置小型化、高防护、低功耗,达到预期的效果.     

多轴嵌入式数控系统中的CAN通信系统设计

针对多轴嵌入式数控系统的控制平台,设计了基于S3C2410的CAN总线接口软硬件,给出了基于CAN的嵌入式数控系统的结构,并详细分析了CAN总线接口设计的关键问题。利用CAN总线数据帧的标识码设置传输报文的优先级,通过设计优先级晋升算法来改善多轴嵌入式数控系统报文数据通信的实时性和有效性。最后,通过实验完成系统的上下位机CAN通信测试。实验结果验证了所设计的CAN通信接口的实用性。     

基于FPGA的异步串行通讯

以ARM为控制核心,FPGA为协处理器的智能控制装置中,设计了一种基于FPGA与ARM7的双字节异步串行通讯的软硬件接口。在FPGA内部集成专用的UART模块,实现FPGA与ARM之间的通讯。采用有限状态机设计UART波特率发生器、接收器和发送器模块,并集成了奇偶校验功能。给出了FPGA与ARM连接的电路图、UART顶层模块的电路图及其在ModelSim软件上的仿真结果。经过反复试验证明,该电路简单、可靠。     

基于FPGA的PLC并行数据输出控制器设计

构建了一种采用ARM与FPGA协同并行工作实现的PLC控制系统.通过设计硬连接控制电路为核心的FPGA并行输出控制器,实现FPGA与PLC之间自主高效的数据传输.解决了数据刷新,读写操作时ARM指令过多,导致PLC需要执行多条ARM指令而对执行用户程序速度产生影响的问题.该控制器根据读写数据命令的要求,按内部时序自主组织和输出数据,不需要PLC系统参与控制.相对已有接口电路,自主和并行可加快数据输出速度,减少处理器使用率,提高PLC系统的速度与工作效率.     

基于Zynq的皮下指纹OCT数据采集系统设计

为了解决传统OCT采集系统体积大、功耗大和扩展性差等问题,提出一种基于Zynq的手指OCT数据采集系统。分析Zynq芯片优点后,选择在Zynq芯片内部的PL部分实现硬件时序的设计和预处理算法,在其PS部分实现网络通信传输,完成数据采集、数据预处理及数据搬运。首先采用AMBA内部总线搭建PS与PL通信桥梁,解决以往FPGA和ARM之间通信存在的接口复杂、协议复杂的问题。然后利用AXI-HP高性能总线将PL部分预处理后的图像数据通过PS-PL交互模块直接传送到DDR3 SDRAM中,解决FPGA内部存储器资源不足的问题。最后使用内存映射机制及TCP/IP协议完成网络通信传输,完成数据搬运。实验结果表明:基于Zynq的手指OCT数据采集系统能有效地将数据发送给计算机上位机进行显示。     

基于Linux的ARM与FPGA数据通信设计与实现

ARM与FPGA是目前应用于嵌入式开发的两款主要芯片,ARM偏向于控制领域,而FPGA偏向数据处理。为实现两者的协同工作以及数据通信,介绍了一种通信接口方案的设计与实现。在ARM上运行嵌入式Linux系统的情况下,将FPGA作为字符设备,对两者之间的接口进行驱动程序开发,包括数据总线驱动和GPIO控制驱动。用户应用程序通过调用驱动中定义好的操作函数,便可实现两者的数据通信。最后利用自定义的通信方案对接口进行测试,实现了ARM对FPGA设备的命令控制以及正确稳定的并行数据传输。     

轮对磨耗检测中多通道DSP数据接口设计

车辆轮对磨耗在线检测对保障轨道交通安全具有重要意义。提出了基于FPGA＋DSP的多通道车辆轮对磨耗检测图像处理硬件系统方案。研究并设计了基于FPGA的双向FIFO缓存和基于DSP EMIF的数据交互接口,并完成了硬件制作。实验结果验证了硬件系统的有效性并实现了轮对图像的正确传输。     

基于FPGA的高速多通道实时同步采集传输系统的设计与实现

鉴于传统的多导联脑电图机双核控制采集系统中主控器ARM与SDRAM及FPGA的通讯流程繁琐重复,传输效率低,数据吞吐量小等缺陷,提出了一种基于FPGA的高速多通道实时同步采集系统方案,将缓存SDRAM交由FPGA控制并通过程序将其"内部FIFO化",通过SDRAM前后两对FIFO的乒乓操作实现SDRAM的异步时钟同时读写,保证FPGA与ARM接口处数据的不间断,并通过简洁严谨的并行接口协议实现FPGA和ARM的高效率通信,最终将FPGA和SDRAM从物理上等效成一块"可自动采集数据的SDRAM".测试表明,该方案避免了数据转移过程中的重复拷贝以及数据转移复杂的操作缺陷,提高数据吞吐量以及转移速率,满足了256导联脑电图的各项设计指标,采样频率可达20 kHz,甚至更高.     

一种XML报文自动处理引擎的关键技术

在SOA-BPM系统集成平台的研发过程中,实现了一种XML报文自动处理引擎（以下简称为引擎）,该引擎能对XML报文自动拆包、打包、持久化处理、加密、解密等,是SOA-BPM系统集成平台的核心部件。引擎的任务在Spring容器中进行组合,基于优先级对队列任务进行调度,采用了报文结构描述文件来描述数据通信XML报文的结构情况,并基于此给出了数据结构和关键算法。     

基于ARM和FPGA高速1553B总线测试系统的设计

鉴于传统的1553B总线设备传输速率低、接口单一化等不能满足实际应用需求的问题,利用Zynq-7000芯片设计一套基于嵌入式ARM控制器和FPGA的高速1553B总线测试系统.采用自顶向下的设计方法,对ARM(PS部分)、FP-GA(PL部分)分别进行设计.PS部分采取USB和以太网双接口完成跟PC机的数据通信;设计IP核实现符合1553B总线协议的编解码处理功能.通过Xilinx自带仿真工具ISE Simulator对各个模式下消息传输进行时序仿真,表明系统提高了1553B总线接口传输速度,使得总线设备与PC机通信更加方便满足实际应用.     

基于FPGA+ARM的PLC的CAN通讯点对点实时通信

为了解决基于FPGA+ARM构架的小型可编程控制器系统的CAN多节点实时通信问题,分析了该PLC的通信特点,并根据CAN验收滤波器的特点与功能,设置11位标准标识符表示目的节点的优先级和节点编号.研究重点描述了验收滤波器驱动程序的开发和标识符格式的设计,最终通过试验测试,实现了点对点的实时CAN通信.     

基于AR和uCLinux的CAN接口电路的设计

介绍了一种新型IED上的ARM与CAN接口电路的设计方法.在开发一种基于ARM微处理器和uClinux操作系统的新型IED时,考虑到变电站自动化系统的现场级通信要求具有较高的可靠性和实时性,选择了CAN现场总线.由于CAN收发器SJA1000是地址和数据分时复用芯片,而ARM的地址线和数据线是分开的,所以采用了软件模拟读写时序的方法,利用ARM的I/O引脚产生SJA1000的读写信号,设计了ARM与CAN的硬件接口电路,编写了CAN在uClinux下的驱动程序,并调试通过.该接口的设计为新型智能化IED的通信打好了软硬件基础,能更好的适应变电站自动化系统的需求.     

基于ARM及μC／OS—Ⅱ的电力负荷控制终端的设计

设计了一种基于ARM微控制器的电力负荷控制终端。该终端以高性能的32住ARM处理器LPC2214和嵌入式实时操作系统μC／OS-Ⅱ为核心。采用专用电能计量芯片采集和处理现场电网数据,具有实时数据存储与传榆、异常事件监测和远程负荷控制等功能。构建嵌入式系统软硬件平台,详细阐述应用软件的任务设计、优先级安排和各任务之间的关联性。     

基于PSCAD故障数据的数字继电保护测试仪设计

介绍了继电保护测试仪的原理和软硬件开发过程.该装置下位机硬件采用ARM嵌入式结构实现整体控制和数据处理;软件采用μC/OS-II嵌入式实时操作系统对系统任务进行管理.分析了现有继电保护测试仪稳态和暂态数据生成方法的优缺点,在此基础上提出了一种结合PSCAD仿真软件搭建仿真模型,并通过解析PSCAD输出文件作为故障数据的新方法.最后,通过将还原波形与PSCAD波形对比定性分析和作差定量分析,验证了本方法的可行性.     

基于FPGA＆ASIC的专用USB接口设计与实现

无驱型USB KEY专用接口的设计和实现是基于FPGA＆ASIC的。该设计主要使用Verilog语言在FPGA上实现USB协议，并提供针对USB收发器和微控制器的接口。通过该接口USBKEY在接入系统后不需要驱动程序即可正常使用。该设计通过了软件的仿真并在FPGA上进行了硬件验证。     

基于FPGA与ARM协同工作的网络数据采集系统

为满足数据采集系统的远程传输、终端智能、应用普遍、升级容易等高标准需求,设计了基于FPGA与ARM协同工作的网络数据采集系统。FPGA负责数据的采集控制,ARM负责数据管理与通信,双口RAM负责不同时钟域的数据通信。通过移植Web服务器,实现了网络远程访问采集的数据。实验验证了方案的可行性,可适用于多种信号的采集。     

一种高速数据采集系统的设计与实现

设计并实现了一种基于乒乓操作的高速数据采集系统。该系统使用两片SDRAM,同时设计了一种全新的SDRAM控制器,以现场可编程逻辑门阵列作为核心平台,通过高速数据接口,将采集到的数据通过总线传输到处理模块进行后续处理,从而完成数据的采集和处理任务。通过FPGA软硬件平台验证表明,该系统各模块均工作正常,并达到吞吐率指标,可满足数据采集、数据缓冲和数据接口匹配的需求。     

一种双冗余主机模块化嵌入式测控系统设计

介绍了一种基于ARM及FPGA的双冗余主机模块化嵌入式测控系统的设计方法,系统具有可靠性高、功能强、扩展能力好、体积和功耗小等优点,克服了以往工业控制计算机的缺点,特别介绍了基于ARM的双冗余主机设计及基于FPGA的系统内部高速并行总线设计。     

基于LVDS接口的多通道高速串行数据采集系统

介绍了一种基于LVDS接口的多通道高速串行数据采集系统,该系统以ACTEL公司的FPGA芯片APA300为核心,对输入的多路高速串行数据进行串并转换、数据缓存等处理,转换的并行数据经数据采集卡进行采集.该系统具有自检功能,可利用自己产生的标准数据源对系统进行校准.