CCD多晶硅层间复合绝缘介质研究

电荷耦合器件(CCD)多晶硅交叠区域绝缘介质对成品率和器件可靠性具有重要的影响。将氮化硅和二氧化硅作为CCD多晶硅层间复合绝缘介质,采用扫描电子显微镜(SEM)和电学测试系统研究了多晶硅层间氮化硅和二氧化硅复合绝缘介质对CCD多晶硅栅间距和多晶硅层间击穿电压的影响。研究结果表明,多晶硅层间复合绝缘介质中的氮化硅填充了多晶硅热氧化层的微小空隙,可以明显改善绝缘介质质量。多晶硅层间击穿电压随着氮化硅厚度的增加而增大,但太厚的氮化硅会导致CCD暗电流明显增大。由于复合绝缘介质质量好,可以减小CCD多晶硅的氧化厚度。     

CCD多晶硅层间绝缘介质对器件可靠性的影响

采用扫描电子显微镜和电学分析技术研究了电荷耦合器件(CCD)多晶硅层间绝缘介质对器件可靠性的影响.研究结果表明,常规热氧化工艺制作的多晶硅介质层,在台阶侧壁存在薄弱区,多晶硅层间击穿电压仅20 V,器件在可靠性试验后容易因多晶硅层间击穿而失效.采用LPCVD淀积二氧化硅技术消除了多晶硅台阶侧壁氧化层薄弱区,其层间击穿电压大于129 V,明显改善了器件可靠性.     

多晶硅栅离子注入杂质对MOS器件亚阈特性的影响

通过工艺模拟和实验，在引入多晶硅栅等效电容概念的基础上，建立了MOS器件亚阈特性的修正模型，并讨论了多晶硅杨高于往入杂质类型对器件亚阈特性的影响。采用常规1μmNMOS工艺制备的晶体管使用了两种源漏、多晶硅栅掺杂方案──P、As用于比较，每一硅片上均包含四种几何尺寸不同的NMOS管。测量所得的亚阈特性参数与模拟及修正模型推导结果相一致，进一步证明了模型与实际器件的统一。     

多晶硅栅光刻前后注F对MOS器件辐射特性的影响

分析研究了Ｈ２＋Ｏ２合成栅氧化、多晶硅栅光刻前后注Ｆ和Ｐ的沟和Ｎ沟ＮＯＳＦＥＴ，在最劣γ辐照偏置下的阈电压和Ｉｄｓ－Ｖｇｓ亚阈特性的辐射影响应。结果表明，多晶硅栅光刻前注Ｆ比光刻后注Ｆ和未注Ｆ，具有更强的抑制辐射感生氧化物电荷积累和界面态生长的能力。其辐射敏感性的降低可能归结为ＳｉＯ２栅介质和Ｓｉ／ＳｉＯ２界面附近Ｆ的浓度相对较大以及栅场介质中Ｆ注入缺陷相对较少所致。     

双多晶硅栅SOI MOS器件的研究

采用多晶硅栅全耗尽ＣＭＯＳ／ＳＩＭＯＸ工艺成功研制出多晶硅栅器件,其中Ｎ＋栅ＮＭＯＳ管的阈值电压为０．４５Ｖ,Ｐ＋栅ＰＭＯＳ管的阈值电压为－０．２２Ｖ,在１Ｖ和５Ｖ电源电压下多晶硅栅环振电路的单级门延迟时间分别为１．７ｎｓ和３５０ｐｓ,双多晶硅栅ＳＯＩ技术将是低压集成电路的一种较好选择。     

氮注入多晶硅栅对超薄SiO2栅介质性能的影响

p+多晶硅栅中的硼在SiO2栅介质中的扩散会引起栅介质可靠性退化,在多晶硅栅内注入N+的工艺可抑制硼扩散.制备出栅介质厚度为4.6nm的p+栅MOS电容,通过SIMS测试分析和I-V、C-V特性及电应力下击穿特性的测试,观察了多晶硅栅中注N+工艺对栅介质性能的影响.实验结果表明:在多晶硅栅中注入氮可以有效抑制硼扩散,降低了低场漏电和平带电压的漂移,改善了栅介质的击穿性能,但同时使多晶硅耗尽效应增强、方块电阻增大,需要折衷优化设计.     

氮注入多晶硅栅对超薄SiO_2栅介质性能的影响

p+ 多晶硅栅中的硼在 Si O2 栅介质中的扩散会引起栅介质可靠性退化 ,在多晶硅栅内注入 N+ 的工艺可抑制硼扩散 .制备出栅介质厚度为 4 .6 nm的 p+栅 MOS电容 ,通过 SIMS测试分析和 I- V、C- V特性及电应力下击穿特性的测试 ,观察了多晶硅栅中注 N+工艺对栅介质性能的影响 .实验结果表明 :在多晶硅栅中注入氮可以有效抑制硼扩散 ,降低了低场漏电和平带电压的漂移 ,改善了栅介质的击穿性能 ,但同时使多晶硅耗尽效应增强、方块电阻增大 ,需要折衷优化设计 .     

消除CCD不良背景的工艺研究

对电荷耦合器件(CCD)交流成像中存在的背景发白、亮条、亮点、拖影和固定图像噪声等不良背景进行了分析,并提出了调整栅介质生长方法、本征吸杂、低温退火等消除不良背景的具体工艺方法,获得了高质量的CCD器件.测试结果表明,其交流成像中的不良背景得到了有效控制.     

RMOS器件中硅槽及多晶硅栅的刻蚀

ＲＭＯＳ（Ｒｅｃｔａｎｇｕｌａｒ Ｇｒｏｏｖｅｄ ＭＯＳ）器件因具有独特的性能而得到较好的应用。本文介绍用ＲＩＥ设备进行ＲＭＯＳ器件硅槽刻蚀的工艺，并对填满硅槽内的多晶硅栅的刻蚀亦作了研究。选择适当的工艺条件，可刻蚀出形貌较好的硅槽，并可在刻蚀完多晶硅后保持硅槽内多晶硅栅形貌完好 。     

氟在多晶硅栅中迁移特性的分析与模拟

在深入分析氟在多晶硅栅中迁移特性的基础上，建立了氟在多晶硅栅中的迁移方程．采用有限差分法，模拟了氟在多晶硅栅中的分布，模拟结果与实验符合得很好．给出了氟在多晶硅中的发射系数ｅ约为６E－２／ｓ，氟在晶粒间界的扩散系数Ｄｂ＝９E－１２ｅｘｐ（－０．８９５／ｋＴ）和氟在Ｐｏｌｙ－Ｓｉ／ＳｉＯ２界面的吸收系数Ｓ１与温度的变化关系．     

CCD多晶硅层间绝缘介质对器件可靠性的影响

报道了使用石墨烯作为阳极材料的GaN肖特基型紫外探测器。介绍了光敏面为1mm×1mm的新型肖特基紫外探测器的制备过程。并对器件进行了响应光谱、I-V特性测试。器件的响应光谱较为平坦,峰值响应度为0.175A/W;通过对石墨烯进行化学修饰,使峰值响应度增加到0.23A/W。并根据热电子发射理论,计算出了器件掺杂前后的肖特基势垒高度分别为0.477eV和0.882eV,验证了器件性能的提高主要原因是石墨烯功函数的增加。 更多还原     

基于表面势的多晶硅薄膜晶体管的栅电容模型

显式地推导多晶硅薄膜晶体管(Polysilicon thin-film transistors,poly-SiTFT)表面势隐含方程的近似解,该求解法非迭代的计算大大地提高了计算效率,且精确度非常高,与数值迭代结果比较,绝对误差范围只在纳伏数量级。利用求得的表面势,建立了一个poly-SiTFT栅电容模型,该电容电压模型能连续、准确地描述poly-SiTFT在线性区和饱和区的动态特性,同时该模型考虑了kink效应、沟道长度调制效应和寄生电容等。对实验数据进行拟合发现,提出的模型与实验数据符合得较好,能准确地预测poly-SiTFT的栅电容特性。     

高k栅介质MOSFET的栅电流模型

提出了包括有限势垒高度下反型层量子化效应以及多晶硅耗尽效应在内的直接隧穿电流模型.在该模型的基础上,研究了采用不同高介电常数栅介质材料时MOSFET的栅电流与介质材料的介电常数、禁带宽度及和Si导带不连续等参数之间的关系.所获得的结果能够为新型栅介质材料的选取提供依据.     

高k栅介质MOSFET的栅电流模型

提出了包括有限势垒高度下反型层量子化效应以及多晶硅耗尽效应在内的直接隧穿电流模型.在该模型的基础上,研究了采用不同高介电常数栅介质材料时MOSFET的栅电流与介质材料的介电常数、禁带宽度及和Si导带不连续等参数之间的关系.所获得的结果能够为新型栅介质材料的选取提供依据.     

基于原位水汽生成工艺的栅氧化膜特性

介绍了一种制作栅介质的新工艺--原位水汽生成工艺.基于Deal-Grove模型提出了原位水汽生成过程中活性氧原子和硅一硅键反应形成硅氧硅键的氧化模型,并通过MOS电容结构对原位水汽生成和炉管湿法氧化所形成的栅氧化膜的电击穿特性进行了研究和分析.测试结果表明原位水汽生成的栅氧化膜相对于炉管湿法氧化有着更为突出的电学性能,这可以认为是由于弱硅一硅键的充分氧化所导致的.表明原位水汽生成在深亚微米集成电路器件制造中具有广阔应用前景.     

基于原位水汽生成工艺的栅氧化膜特性

介绍了一种制作栅介质的新工艺--原位水汽生成工艺.基于Deal-Grove模型提出了原位水汽生成过程中活性氧原子和硅一硅键反应形成硅氧硅键的氧化模型,并通过MOS电容结构对原位水汽生成和炉管湿法氧化所形成的栅氧化膜的电击穿特性进行了研究和分析.测试结果表明原位水汽生成的栅氧化膜相对于炉管湿法氧化有着更为突出的电学性能,这可以认为是由于弱硅一硅键的充分氧化所导致的.表明原位水汽生成在深亚微米集成电路器件制造中具有广阔应用前景.     

HfO2高K栅介质薄膜的电学特性研究

研究了高 K(高介电常数 )栅介质 Hf O2 薄膜的制备工艺 ,制备了有效氧化层厚度为 2 .9nm的超薄MOS电容。对电容的电学特性如 C-V特性 ,I-V特性 ,击穿特性进行了测试。实验结果显示 :Hf O2 栅介质电容具有良好的 C-V特性 ,较低的漏电流和较高的击穿电压。因此 ,Hf O2 栅介质可能成为 Si O2 栅介质的替代物。     

提高多晶电阻工艺稳定性

文章通过对多晶薄膜的性质和多晶电阻形成工艺的稳定性研究,剖析在生产过程中三种形成多晶电阻主要工艺的波动情况,并对形成工艺波动的原因和控制方法进行了讨论。同时对于采取控制方法以后的多晶电阻的工艺情况进行分析,证明提高多晶电阻制造工艺稳定性必须提高多晶淀积和离子注入工艺能力,以及如何提高多晶淀积和离子注入的受控。最后对采取控制措施后的多晶电阻的改善效果进行回顾,说明离子注入工艺采取除气和多晶淀积隔片放置方式有效地提高了多晶电阻工艺的稳定性。