可重构分组密码处理结构模型研究与设计

随着信息技术的发展和网络规模不断扩大,网络通信等应用对数据加解密处理提出了更高的要求,可重构计算是将可重构硬件处理单元和软件可编程处理器结合的计算系统.因此采用可重构计算技术来设计密码处理系统,使同一硬件能够高效灵活地支持密码应用领域内的多种算法.同时满足了密码处理对性能和灵活性的要求,提高了密码系统的安全性.论文在分析分组密码算法处理结构的基础上,结合了可重构结构的设计思想和方法,提出了一种可重构密码处理结构模型RCPA,并基于该模型实现了一款验证原型.原型在FPGA上成功进行了验证测试并在0.18μm CMOS工艺标准单元库下进行逻辑综合以及布局布线.实验结果表明,在RCPA验证原型上执行的分组密码算法都可达到较高的性能,其密码处理性能与通用高性能微处理器处理性能相比提高了10～20倍;与其他一些专用可重构密码处理结构处理性能相比提高了1.1～5.1倍.结果说明研究的RCPA模型既能保证分组密码算法应用的灵活性又能够达到较高的性能.     

一类序列与分组混合密码可重构处理结构设计

本文分析了一类序列密码和分组密码的混合加密体制,并为这类密码设计了一种可重构处理结构。实验表明,该结构最高可工作在100MHZ 时钟下,占用资源少,可快速灵活的实现不同的混合密码。     

一种改进的分组密码可重构处理结构设计①

应用于密码运算的粗粒度可重构处理结构,以其高性能和较好的灵活性而受到广泛研究。在密码可重构处理结构中,结构合理的配置电路对于提高整个电路的配置速度,加速密码运算非常重要,因此在已有的一种分组密码可重构处理结构的基础上对其配置电路进行改进。从而可以大大提高结构规整的分组密码算法的配置速度。     

面向轻量级分组密码的高性能可重构架构

针对目前采用专用集成电路的硬件实现架构难以满足不同应用对灵活性需求的问题,提出一种面向轻量级分组密码的高性能可重构架构(HRALBC).通过分析42种主流的轻量级分组密码算法,提取出算法的模式特征和组合特征;以模式特征结果和组合特征结果为依据设计出可重构处理单元;根据算法映射规律设计可重构处理单元阵列,进而进行架构整体...     

基于模块划分的可重构分组密码芯片设计

针对分组密码算法芯片可重构设计的需求,提出了基于模块划分的可重构设计思想。通过对多种分组密码算法流程及实现过程进行分析和分类,将所有算法功能划分为:固定功能模块和可重构功能模块。在设计相应的可重构互联结构,实现对分组密码算法的可重构设计。通过对多种分组密码算法进行详细设计与测试分析结果表明,采用模块化的可重构设计对单个算法带来的时间延时增加为7%-23%;通过对分组密码算法芯片的交叉测试结果表明,算法用与配置所增加的时间延时为2%-16%,而且随着计算功能最终趋于稳定之后,所增加的配置时间将趋近于2%。     

分组密码S盒的可重构设计方案

对两种可行的S盒可重构设计方案进行了分析与比较,在此基础上提出采用查找表方式来对可重构S盒进行设计.以6×4模式的S盒为基础,对6×4和8×8的S盒的可重构设计进行了详细讨论.通过分析,该设计模型能对4×4和8×32的S盒进行很好的重构支持.从而便完成了对4×4、6×4、8×8、8×32这4种模式的S盒的可重构设计.设计结果表明,该模型能灵活地实现4种不同模式的S盒变换,并能使资源得到充分利用,减少资源的消耗.     

可重构密码处理结构中重构机制及对性能的影响

重构机制对可重构密码处理系统的性能有着重要的影响,该文从全局、局部、静态、动态几方面提出了流水化可重构密码处理结构中重构机制的分类,给出了各种机制的吞吐率和延迟公式,并分析了几种机制的性能和实现代价,最后给出了在采用局部动态重构机制的可重构密码处理结构中密码处理的性能。     

基于流体系架构的分组密码处理器设计

为提升密码处理器性能,构建了密码处理器性能模型.基于该模型,提出多级资源共享、绑定前/后异或操作、最大化算法并行度等处理器性能提升技术,并根据性能提升技术确定了功能单元的种类和数量.然而功能单元不仅数量较多,而且在操作位宽和操作延迟方面均有较大差异,如何有效组织这些功能单元成为了一个关键问题.利用流体系结构可以高效集成大量功能单元的特点,设计并实现了基于流体系结构的可重构分组密码处理器原型,并通过把功能单元划分为基本处理单元,bank间共享单元和簇间共享单元3个层次来解决功能单元处理位宽和操作延迟的差异.在65nm CMOS工艺下对处理器原型进行综合,并在该结构上映射了典型的分组密码算法.实验结果证明:该处理器以较小的面积获得了较高的性能,对典型分组密码算法的处理速度,不仅超越了国际上的密码专用指令处理器,而且高于国内可重构阵列结构密码处理器.     

基于可重构S盒的常用分组密码算法的高速实现

DES、3DES和AES是应用最广泛的分组密码算法，其可重构性和高速实现对可重构密码芯片的设计具有重要影响。该文分析了这3种算法的高速硬件实现，利用流水线、并行处理和重构的相关技术，提出了一种可重构S盒（RC-S）的结构，并在此基础上高速实现了DES、3DES和AES。基于RC-S实现的DES、3DES和AES吞吐率分别可达到7Gbps、2．3Gbps和1．4Gbps，工作时钟为110MHz。与其它同类设计相比，该文的设计在处理速度上有明显优势。     

面向分组密码的高速可重构模运算单元设计北大核心CSCD

模运算单元是粗粒度可重构密码阵列(Coarse Grain Reconfigurable Cryptographic Array,CGRCA)的关键部件,通过重构不同处理位宽和模数的算术类密码算子来覆盖更多类型的分组密码,然而现有的模运算单元的执行延迟高且功能覆盖率低,限制了CGRCA整体性能的提升。文章通过分析分组密码模运算特性,提出一种可重构模运算方法,统一了该类算子的数学表达方式,并设计了一种可重构模运算单元(Reconfigurable Modulo Arithmetic Unit,RMAU),该单元支持5种模乘运算、3种模加运算和3种乘法累加运算。同时,通过舍弃部分积中的无用比特位、扩展Wallace树压缩求和过程、精简模修正电路执行路径,降低了该单元的关键路径延迟。基于CMOS 180 nm工艺测试了RMAU的功能与性能,实验结果表明,文章所提的RMAU具备高功能覆盖率,与模乘RCE单元、可扩展模乘结构和RNS乘法器相比,计算延迟分别降低了39%、44%和47%。     

分组密码AES的优化与设计

AES是现有的一种抗攻击能力强、加密速度快以及可移植性好的加密算法。在FPGA上实现AES算法可以更快地处理数据。为了提高整体系统的运行速度,在优化设计中采用全流水的技术来实现算法,并对S-box进行优化。S-box是AES算法中唯一的非线性单元,在进行加密、解密尤其是在字节替换过程时,需要分别执行S-box和逆S-box,一般使用查表来进行操作,这样会占用大量的资源,所以对S-box进行优化是对整个算法优化的最重要的步骤。最终使用Modelsim对设计结果进行仿真然后使用Quartus进行总体综合。     

基于粗粒度可重构密码阵列的AES算法映射实现

粗粒度可重构密码阵列CGRCA(Coarse-Grained Reconfigurable Cipher Logic Array)是针对密码算法的加速平台。通过对该阵列的结构进行分析,其具有动态插入寄存器的特点。在此基础上映射实现了AES子密钥生成算法和AES加密算法,并简要阐述映射步骤。面向不同的应用场景,针对AES加密算法分别提出面积最小和流水展开两种映射方式。此外为了充分利用阵列具有的特殊结构,分析轮运算中关键路径的延时差异,选择性插入寄存器,一定程度上提高了算法执行的吞吐率。实验结果表明,通过插入寄存器,两种方式各自吞吐率提高了11.3%和1.9%。通过与其他平台的对比,流水展开方式的实现性能可达其他平台的1.73~7.37倍,具有较好的实现性能。     

用于分组加密和认证的VLIW DSP

设计一款6发射超长指令字(VLIW)数字信号处理器(DSP),用于实现分组加密和认证.DSP中设计了面向常用算法:数据加密标准DES、高级加密标准AES和国际数据加密算法IDEA的专用指令,可以显著提高DSP的吞吐率.在设计完成的硬件上,使用汇编语言实现了DES、AES、IDEA、安全哈希算法SHA 1和消息算法MD5,吞吐率均达到480Mbps以上.DSP在TSMC 65nm工艺下,工作频率达到310MHz,面积19.7万门.     

对分组密码算法ARIA算法不可能差分分析的改进

依据ARIA的结构特性,基于Yu Sasaki和Yosuke Todo给出的4.5轮截断不可能差分路径,实现了对7轮ARIA-256的不可能差分分析,需要数据复杂度为2112和大约2217次7轮加密运算。与现有的研究成果对比,该分析在数据复杂度和时间复杂度上都有所减少。进一步研究8轮不可能差分分析,需要数据复杂度为2191和大约2319次8轮加密运算。虽然该结果超过了穷举搜索的攻击复杂度,但与已有的研究成果对比,减少了攻击复杂度。该方法改进了文献[12]的分析结果,降低了7轮攻击和8轮攻击的攻击复杂度。     

基于多层前馈神经网络的分组密码设计

基于多层前馈神经网络的特性和分组密码的设计原则,构造了一种分组密码的数学模型,并用一个两层前馈网络具体实现了该分组密码体制.通过仿真,说明了该分组密码体制是可行的;通过对其安全性进行分析并与DES相比较,说明该分组密码体制具有较高的安全性,具有很好的混乱特征和扩散特征,并易于实现.     

加密算法Serpent的线性变换的一些性质

对加密算法Serpent中的线性变换进行了仔细的研究，证明了该线性变换的一些性质．根据这些性质，并引进A-集合和影响集的概念，得到了对于3轮Serpent加密算法实施Square攻击的如下步骤：①获取满足一定条件的16个明文分组所对应的密文分组；②任意选取128位的密钥K3，并求其上述16个密文分组的异或；⑧对所得到的16个分组施行S2的逆变换；④求这16个分组的按位异或，若为0，则说明②中所选取的K3是正确的，否则返回②．该攻击法需要16个选择明文分组和平均2^127的异或运算和S2逆变换．其中S2表示第2轮的S-盒变换。     

微服务架构下的分布式事务处理

单体架构下的分布式事务是一个服务内访问多个数据源的分布式事务,可以采用传统分布式事务处理模型——DTP(Distributed Transaction Processing)模型来解决。在微服务的架构下,可能会出现跨服务、跨资源的分布式事务。在解决这类分布式事务时,微服务追求系统的可用性和最终一致性而非数据的强一致性。针对不同的微服务分布式事务场景,介绍不同的分布式事务处理模型,包括可靠消息模型、业务补偿模型和TCC(TryConfirm/Cancel)模型,并总结每种模型的处理流程和优缺点。对TCC模型在性能上和可移植性上提出优化方案。     

一个带有可变结构总线的常数排序处理机阵列

本文提出一个具有N1+ε台处理机和带有N1+ε个1-位(二进制位)的可变结构的总线系统的SIMD阵列处理机系统.其中,ε是任意小的正常数.它具有常数步排序能力.先前具有常数步排序能力的系统[7]其处理机台数为N3,所带可变结构总线为N2个s-二进制位的可变结构总线,其中,s=log2N.