一种65 nm CMOS 60 GHz高增益功率放大器

设计了一种基于65 nm CMOS工艺的60 GHz功率放大器。采用共源共栅结构与电容中和共源级结构相结合的方式来提高功率放大器的增益,并采用两路差分结构来提高输出功率。采用片上变压器作为输入/输出匹配及级间匹配,以减小芯片的面积,从而降低成本。采用Cadence、ADS和Momentum等软件进行联合仿真。后仿真结果表明,在工作频段为60 GHz时,最大小信号增益为26 dB,最大功率附加效率为18.6%,饱和输出功率为15.2 dBm。该功率放大器具有高增益、高效率、低成本等优点。     

基于电容补偿技术的CMOS功率放大器设计

利用电容补偿技术技术可以有效提高功率放大器的线性度.这垦描述了一种采用电容补偿技术改善线性的5.25GHz WLAN的功率放大器的设计方法,使用CMOS工艺设计了两级全差分放大电路,在此基础上设计输入输出匹配网络,然后使用ADS软件进行整体仿真,结果表明在1.8 V电源电压下,电路改进后与改进前相比较,用来表示功率放大...     

一种基于中和电容的60 GHz CMOS差分LNA

针对毫米波频段下硅基CMOS晶体管的栅漏寄生电容严重影响放大器的增益和隔离度的问题,采用交叉耦合中和电容抵消其影响,设计了一款60 GHz三级差分共源极低噪声放大器(LNA)。为减小级间匹配无源器件的损耗,节省芯片面积,采用变压器进行级间耦合。基于SMIC 55 nm RF CMOS工艺,进行了电路原理图和版图的设计与仿真。仿真结果显示,该LNA输入输出匹配良好,功率增益为21.1 dB,3 dB带宽为57.3~61.5 GHz,噪声系数为5.5 dB,输出1 dB压缩点为－0.64 dBm,功耗为34.4 mW,芯片尺寸为390 μm×670 μm。     

24 GHz CMOS功率放大器芯片设计

24 GHz频段在车载雷达和无人机方面应用广泛,但面临着提高集成度、降低成本的挑战,而CMOS毫米波芯片因其成本低和易于系统集成的优点,在毫米波通信系统的应用中占据着越来越重要的地位。因此提出一种基于CMOS工艺的24 GHz功率放大器芯片的设计方法,包括24 GHz功放芯片的应用,以及有源器件的版图对其特征的影响及设计,给出了CMOS毫米波无源器件的特征及建模设计,最后对无源与有源器件进行了联合仿真,得到一个PAE为17%、Pout为10.7 d Bm的单级24 GHz功率放大器芯片。     

2.4GHz CMOS线性功率放大器设计

利用双重器件提高线性度的方法,设计了一个两级电路结构的线性功率放大器,可应用于蓝牙系统发射模块。电路基于台基电公司（TSMC）0.18μm互补金属氧化物半导体（CMOS）工艺进行设计,该功率放大器的中心工作频率为2.4GHz,利用ADS2008U2对电路进行模拟仿真。仿真结果显示,当输入信号功率为-7.8dBm时,功率增益为30.6dB,功率附加效率为26.67%,1dB压缩点输出功率为22.79dBm,具有很高的线性度。     

用于60GHz CMOS芯片测试的片上巴伦的设计

介绍了一种60GHz频段的测试用片上巴伦,采用调节中间抽头位置的方法来补偿巴伦的不平衡。仿真结果表明其幅度不平衡度为0.01dB,相位不平衡度为2°,损耗为1.1dB。并讨论了如何用二端口矢量网络分析仪来测试巴伦的小信号参数以及如何用巴伦来测试差分电路的差分S参数。     

一种60 GHz CMOS高效率功率放大器

为了满足短距离无线高速传输的应用需求,基于SMIC 90 nm 1P9M CMOS工艺,设计了一种可工作在60 GHz的功率放大器(PA)。该PA为单端三级级联结构。采用顶层金属方法,设计具有高品质因子的小感值螺旋电感,用于输入、输出和级间匹配电路,以提高电路的整体性能。通过减少传输损耗和输出匹配损耗,提高了附加功率效率。仿真结果表明,在1.2 V电源电压下,该PA的功率增益为17.2 dB,1 dB压缩点的输出功率为8.1 dBm,饱和输出功率为12.1 dBm,峰值功率附加效率为15.7%,直流功耗为70 mW。各性能指标均满足60 GHz通信系统的要求。     

在肖特基玻璃上基于标准CMOS工艺的60GHz天线阵

This design is presented of a 2 2 planar array,with a half-wave dipole antenna to be its element,on a new substrate material,Schott Borofloat,with CMOS technology in the 60 GHz band.In the proposed structure,all the designs are based on the CMOS technology and similar performance could be achieved with the same size in contrast to the design on low-temperature co-fired ceramic(LTCC).This could lead to the improving of the compatibility with the CMOS IC process,the design cost and the design precision which is restricted in the LTCC process.The simulated–10 dB bandwidth of the array is from 58 to 64 GHz.A peak gain of 9.4 dBi is achieved.Good agreement on return loss is achieved between simulations and measurements.     

一种24 GHz CMOS功率放大器设计

基于130 nm互补金属氧化物半导体(CMOS)工艺,设计了一种高增益和高输出功率的24 GHz功率放大器。通过片上变压器耦合实现阻抗匹配和功率合成,有效改善放大器的匹配特性和提高输出功率。放大器电路仿真结果表明,在1.5 V供电电压下,功率增益为27.2 dB,输入输出端回波损耗均大于10 dB,输出功率1 dB压缩点13.2 dBm,饱和输出功率17.2 dBm,峰值功率附加效率13.5%。     

一种2.4 GHz全集成SiGe BiCMOS功率放大器

针对2.4 GHz 802.11 b/g无线局域网(WLAN)的应用,该文设计了一种单片全集成的射频功率放大器(PA)。由于在自适应偏置电路中采用异质结晶体管(HBT)和电容构成的简单结构提高PA的线性度,因此不增加PA的直流功耗、插损和芯片面积。在基极偏置的DC通路中采用电阻负反馈实现温度稳定功能,有效避免热崩溃的同时不引起射频损耗。采用了GRACE 0.18mSiGe BiCMOS 工艺流片,芯片面积为1.56 mm2,实现了包括所有偏置电路和匹配电路的片上全集成。测试结果表明,在2.4-2.5 GHz工作频段,PA的小信号S21增益达23 dB,输入回波损耗S11小于-15 dB。PA的 1 dB 输出压缩点的线性输出功率为19.6 dBm,功率附加效率为20%,功率增益为22 dB。     

60 G Hz 11 dBm CMOS功率放大器设计

近年来60 GHz附近的一个连续频段可以自由使用,这为短距离的无线个域网等高速率传输的应用提供了条件.设计了一个工作在60 GHz的CMOS功率放大器.采用台积电0.13μmRF-CMOS工艺设计制造,芯片面积为0.35mm × 0.4 mm,最大线性输出功率为11 dBm,增益为9.7 dB,漏极增加效率(η_(PAE))为9.1%.达到应用在通信距离为10 m的无线个域网(WPAN)射频电路中的要求.设计中采用了厚栅氧化层工艺器件和Load-Pull方法设计最优化输出阻抗z_(opt),以提高输出功率.该方法能较大提高CMOS功率放大器的输出功率,可以应用到各种CMOS功率放大器设计中.     

基于90nm CMOS工艺的60GHz射频接收前端电路设计

设计了一款用于中国60 GHz标准频段的射频接收前端电路。该射频接收前端采用直接变频结构,将59～64 GHz的微波信号下变频至5～10 GHz的中频信号。射频前端包括一个四级低噪声放大器和电流注入式的吉尔伯特单平衡混频器。LNA设计中考虑了ESD的静电释放路径。后仿真表明,射频接收前端的转换增益为13.5～17.5 dB,双边带噪声因子为6.4～7.8 dB,输入1 dB压缩点为-23 dBm。电路在1.2 V电源电压下功耗仅为38.4 mW。该射频接收前端电路采用IBM 90 nm CMOS工艺设计,芯片面积为0.65 mm2。     

1.8V 5.2GHz差分结构CMOS低噪声放大器

无线接收机小型化及低成本的发展趋势,要求人们解决高集成度及低功率的问题,从而推动了将射频部分与基带电路部分实现单片集成的研究,我们给出了利用0．18μm CMOS工艺设计的5．2GHz低噪声放大器。在1．8v电压下,工作电流为24mA增益为15．8dB噪声系数为1．4dB。     

2.45 GHz高线性功率放大器设计

基于SMIC 0.18 μm RF-CMOS工艺,实现了一种工作于2.45 GHz的功率放大器,给出了电路仿真结果和电路版图.电路采用两级放大的结构,分别采用自偏置技术和电阻并联负反馈网络来缓解CMOS器件低击穿电压的限制,同时保证了稳定性的要求.为了提高线性度,采用一种集成的二极管线性化电路对有源器件的输入电容变化提供一种补偿机制,漏端的LC谐振网络和优化的栅偏置用来消除由跨导产生的非线性谐波.在3 V电源电压下,放大器功率增益为23 dB,输出1 dB压缩点约为25 dBm,对应的功率附加效率PAE可达35%.     

一种高效率2.4 GHz CMOS E类功率放大器

基于IBM SOI 0.18 μm CMOS工艺,设计了一种高功率附加效率(PAE)的E类功率放大器,由驱动级和输出级两级构成。驱动级采用E类结构,使输出级能更好地实现开与关。输出级采用电感谐振寄生电容,提高了效率。输出级的共栅管采用自偏置的方式,防止晶体管被击穿。两级之间使用了改善输出级电压和电流交叠的网络。仿真结果表明,在2.8 V电源电压下,工作频率为2.4 GHz时,功率放大器的输出功率为23.17 dBm,PAE为57.7%。     

12～18GHz宽带功率低噪声固态放大器

研制开发了１２～１８ＧＨｚ宽带功率固态放大器。主要技术指标：工作频率为１２～１８ＧＨｚ，增益ＧＰ≥２５ｄＢ，输出功率ＰＯ≥４００ｍＷ，输入输出驻波比ＶＳＷＲ≤２．５∶１，噪声系数Ｆｎ≤６ｄＢ。