具有n埋层pSOI三明治结构的射频功率LDMOS的输出特性

提出了具有n埋层pSOI三明治结构的射频功率LDMOS器件. 漏至衬底寄生电容是影响射频功率LDMOS器件输出特性的重要因素之一,寄生电容越小,输出特性越好. 分析表明n埋层pSOI三明治结构的射频功率LDMOS漏至衬底的结电容比常规射频功率LDMOS和n埋层pSOI射频功率LDMOS分别降低46.6%和11.5%. 该结构器件1dB压缩点处的输出功率比常规LDMOS和n埋层pSOI LDMOS分别提高188%和10.6%,附加功率效率从n埋层pSOI LDMOS的37.3%增加到38.3%. 同时该结构器件的耐压比常规LDMOS提高了约11%.     

具有n埋层pSOI三明治结构的射频功率LDMOS的输出特性

提出了具有n埋层pSOI三明治结构的射频功率LDMOS器件.漏至衬底寄生电容是影响射频功率LDMOS器件输出特性的重要因素之一,寄生电容越小,输出特性越好.分析表明n埋层pSOI三明治结构的射频功率LDMOS漏至衬底的结电容比常规射频功率LDMOS和n埋层pSOI射频功率LDMOS分别降低46.6%和11.5%.该结构器件IdB压缩点处的输出功率比常规LDMOS和n埋层pSOI LDMOS分别提高188%和10.6%,附加功率效率从n埋层pSOI LDMOS的37.3%增加到38.3%.同时该结构器件的耐压比常规LDMOS提高了约11%.     

n埋层PSOI结构射频功率LDMOS的输出特性

提出了具有n埋层PSOI(部分SOI)结构的射频功率LDMOS器件.射频功率LDMOS的寄生电容直接影响器件的输出特性.具有n埋层结构的PSOI射频LDMOS,其Ⅰ层下的耗尽层宽度增大,输出电容减小,漏至衬底的结电容比常规LDMOS和PSOI LDMOS分别降低39.1%和26.5%.1dB压缩点处的输出功率以及功率增益比PSOI LDMOS分别提高62%和11.6%,附加功率效率从34.1%增加到37.3%.该结构器件的耐压比体硅LDMOS提高了14%.     

n埋层PSOI结构射频功率LDMOS的输出特性

提出了具有n埋层PSOI(部分SOI)结构的射频功率LDMOS器件.射频功率LDMOS的寄生电容直接影响器件的输出特性.具有n埋层结构的PSOI射频LDMOS,其Ⅰ层下的耗尽层宽度增大,输出电容减小,漏至衬底的结电容比常规LDMOS和PSOI LDMOS分别降低39.1%和26.5%.1dB压缩点处的输出功率以及功率增益比PSOI LDMOS分别提高62%和11.6%,附加功率效率从34.1%增加到37.3%.该结构器件的耐压比体硅LDMOS提高了14%.     

一种带埋层的超低比导通电阻槽型LDMOS

提出了一种带n型浮空埋层的超低比导通电阻的变k槽型LDMOS(TLDMOS)。新结构在漂移区内引入变介电常数(VK)的深槽结构和自驱动的U型p区,不仅可提高漂移区的掺杂浓度,还可优化体内电场分布。衬底中引入的n埋层在器件阻断时进一步调制漂移区的电场分布。同时,额外p衬底/n埋层结的引入提高了LDMOS的纵向耐压。导通时,由于集成低压电源施加于U型p区,在其周围产生的电子积累层使器件在不增加栅电荷的情况下显著降低了比导通电阻(Ron,sp)。仿真结果表明,与传统TLDMOS相比,在相同元胞尺寸下,新结构的击穿电压提高了59.3%,Ron,sp降低了86.3%。     

全耗尽型浮空埋层LDMOS的耐压特性

提出了一种新的全耗尽型浮空埋层LDMOS(FB-LDMOS)结构.全耗尽n型埋层在器件的体内产生新的电场,该电场调制了漂移区电场,使得在降低漂移区漏端电场的同时提高了源侧和中部电场REBULF效应.分析了埋层的浓度、厚度、长度等对器件击穿电压的影响.借助二维仿真软件MEDICI,该新结构的击穿电压由传统LDMOS的585.8V提高到886.9V,提高了51.4%.     

全耗尽型浮空埋层LDMOS的耐压特性

提出了一种新的全耗尽型浮空埋层LDMOS(FB-LDMOS)结构.全耗尽n型埋层在器件的体内产生新的电场,该电场调制了漂移区电场,使得在降低漂移区漏端电场的同时提高了源侧和中部电场REBULF效应.分析了埋层的浓度、厚度、长度等对器件击穿电压的影响.借助二维仿真软件MEDICI,该新结构的击穿电压由传统LDMOS的585.8V提高到886.9V,提高了51.4%.     

新型图形化三埋层SOI LDMOS高压器件

提出了一种新型图形化三埋层SOI LDMOS高压器件结构,利用阶梯埋层和埋层1窗口将大量空穴束缚于埋层1和埋层2的上表面,提高了两者的纵向电场,并将器件的耐压从常规结构的470V提高到了805V。因为埋层2的厚度和介电常数对器件耐压无影响,所以埋层2可选取较薄且热导率较高的绝缘材料,埋层2采用热导率为40 W/(m·K)的绝缘介质比采用SiO2最高结温降低了12K。新型器件结构达到兼顾提高耐压和降低自热效应的效果。     

射频LDMOS电容特性研究

射频LDMOS由于具有高击穿电压、高线形、高增益、价格低廉等优势而成为手机基站中的核心射频功率放大器件,LDMOS的栅漏电容Cgd是决定截至频率的主要因素,研究他对射频LDMOS的设计具有重要的意义。通过使用二维器件模拟软件ISE,模拟并研究了射频LDMOS栅漏电容Cgd与栅源电压Vgd和漏源电压Vgs的关系;分析得到LDMOS独特电容特性的原因;得出了栅氧化层厚度、漂移区浓度、沟道区浓度参数对Cgd的影响,并验证了喙栅结构具有比普通结构更优异的射频特性。     

GaN HEMT器件22元件小信号模型

采用了新型的包含22元件的GaN HEMT小信号模型,通过增加与栅源电容Cgs和栅漏电容Cgd并联的电导Ggsf和Ggdf来表征GaN HEMT栅漏电情况.结果表明22元件小信号模型拟合度提高,物理意义更为明确.同时重点改进了寄生电容参数的提取方法,可有效地提取新型栅场板、源场板器件小信号参数.由算法提取的参数值可准确反映GaN HEMT器件的物理特性.     

A new analytical model for optimizing SOI LDMOS with step doped drift region

In this paper, a new theoretical breakdown model of SOI RESURF LDMOS with step drift doping profile is proposed. According to this model, the 2-D electric field distributions of drift regions are investigated for both the incompletely and completely depleted cases. The doping profile and step number are optimized to improve the breakdown voltage and reduce fabrication cost. Finally, SOI LDMOS with various step numbers have been made using a 3 μm-thick top silicon layer and a 1.5 μm-thick buried oxide layer. The experiment results indicate that two-step drift doping can enable increase in the breakdown voltage by as much as 40% and decrease in the on-resistance by as much as 16% in comparison to the conventional LDMOS with uniformly doped drift region.     

A novel high voltage lateral double diffused metal oxide semiconductor (LDMOS) device with a U-shaped buried oxide feature

A novel U-shape buried oxide lateral double diffused metal oxide semiconductor (LDMOS) is reported in this paper. The proposed structure features ionized charges in both sides of dielectric between source and gate region to enhance the breakdown voltage. The dielectric between drain and drift region affects on the breakdown voltage by adding a new peak in the electric field profile. Two dimensional simulation with a commercial software tool predicts significantly improved performance of the proposed device as compared to conventional LDMOS structures.     

Super-High Breakdown Voltage (>1200V) SOI LDMOS with A Buried P-type Layer and A Thin BOX

为探索在薄埋氧层SOI衬底上实现超高耐压LDMOS的途径,提出了一种具有P埋层（BPL）的薄埋氧层SOI LDMOS结构,耐压1200V以上。该BPL SOI LDMOS在传统SOI LDMOS的埋氧层和N型漂移区之间引入了一个P型埋层。当器件正向截止时,N型漂移区与P埋层之间的反偏PN结将承担器件的绝大部分纵向压降。采用2维数值仿真工具Silvaco TCAD对BPL SOI LDMOS进行虚拟制造和器件仿真,结果表明该结构采用适当的参数既能实现1280V的耐压,将BOX层减薄到几百纳米以下又可以改善其热特性。     

具有超高耐压(>1200V)的薄埋氧层BPL SOI LDMOS(英文)

为了在薄埋氧层SOI衬底上实现超高耐压LDMOS铺平道路,提出了一种具有P埋层(BPL)的薄埋氧层SOI LDMOS 结构,耐压1200V以上.该BPL SOI LDMOS在传统SOI LDMOS的埋氧层和N型漂移区之间引入了一个P型埋层.当器件正向截止时,N型漂移区与P埋层之间的反偏PN结将承担器件的绝大部分纵向压降.采用2维数值仿真工具Silvaco TCAD对BPL SOI LDMOS进行虚拟制造和器件仿真,结果表明该结构采用适当的参数既能实现1 280 V的耐压,将BOL减薄到几百纳米以下又可以改善其热特性.     

700V折叠漂移区高压器件新结构

A new high-voltage LDMOS with folded drift region(FDR LDMOS) is proposed. The drift region is folded by introducing the interdigital oxide layer in the Si active layer, the result of which is that the effective length of the drift region is increased significantly. The breakdown characteristic has been improved by the shielding effect of the electric field from the holes accumulated in the surface of the device and the buried oxide layer. The numerical results indicate that the breakdown voltage of 700 V is obtained in the proposed device in comparison to 300 V of conventional LDMOS, while maintaining low on-resistance.     

SOI LDMOS栅漏电容特性的研究

借助软件,模拟并研究了SOI LDMOS栅漏电容Cgd与栅源电压Vgs和漏源电压Vds的关系;研究了栅氧化层厚度,漂移区注入剂量,P阱注入剂量,SOI厚度,场板长度等五个结构工艺参数对Cgd的影响;提出了减小SOI LDMOS栅漏电容Cgd的各参数调节方法.     

双栅氧LDMOS器件工艺技术的研究与改进

双栅氧LDMOS器件刻蚀过程中极易造成多晶硅残留现象,降低了栅极和源区之间的击穿电压.改进了制备双栅氧LDMOS器件的方法,对于70 nm以下的栅氧厚度,采用保留整个厚栅氧器件区域栅氧的刻蚀方法,同时用一次多晶工艺代替二次多晶工艺,消除了多晶硅残留现象,减少了工艺步骤,提高了成品率;对于厚度大于70 nm或者100 nm的厚栅氧器件,除了以上的改进措施,还增加了一步光刻工艺,分别单独形成高压和低压器件的源漏区域.通过这些方法,解决了多晶残留问题,得到了性能更好的LDMOS器件,大大提高了成品率.     

漂移区覆盖高k薄膜的高压LDMOS器件优化设计

为了获得高耐压、低导通电阻的横向双扩散MOSFET(LDMOS)器件,综合利用高介电常数(高k)薄膜技术和场板技术,设计出一种漂移区表面采用"高k薄膜+氧化层+场板"结构的功率器件,有效降低了PN结弯角高电场和场板边缘峰值电场。使用器件仿真工具MEDICI进行验证,并分析高k薄膜厚度、氧化层厚度、高k薄膜相对介电常数以及栅场板长度对器件性能的影响,最终实现了耐压达到820V、比导通电阻降至13.24Ω.mm2且性能稳定的LDMOS器件。     

具有浮空埋层的高压器件新结构和击穿电压模型

提出具有浮空埋层的变掺杂高压器件新结构(BVLD:Variation in lateral doping with floating buriedlayer),建立其击穿电压模型.线性变掺杂漂移区的电场耦合作用使表面电场达到近似理想的均匀分布,n+浮空等电位层与衬底形成新平行平面结,使得纵向电压由常规结构的一个pn结承...