适用于纹波控制型DC-DC变换器的比较器设计

设计一种适用于纹波控制(Output-Ripple-Based Control)的Buck型DC-DC变换器的比较器,根据PSIM搭建的仿真模型,分析主环比较器性能对系统的影响,设计具有三级预放大的高增益,低延时,低失调电压的比较器电路,采用两种温度系数的电流补偿比较器增益,稳定增益,采用0.5μm BiCOMS工艺进行仿真验证,下降沿延时27 ns,增益123 dB,随温度最大增益变化3.2%,失调电压90μV,达到系统要求。     

一种适用于低ESR应用的高精度RBCOT环路

提出了一种适用于低ESR电容、具有快速瞬态响应和高输出精度的纹波控制COT(RBCOT)实现电路,并利用改进的等效三端开关模型,对包含分压网络的控制环路进行了精确的小信号建模。该环路在保持快速瞬态响应能力的同时,利用SW点的1阶滤波信号来产生虚拟电感电流纹波,避免了次谐波振荡现象。通过谷值采样电路,对滤波信号的谷值进行采样。采样电路在每个开关周期执行刷新操作,并在上电和瞬态变化阶段进行加速充电。纹波叠加电路将增强纹波和谷值采样信号精确地叠加到反馈电压端,保证电路输出精度较高。采用0.35μm 18 V BCD工艺,对纹波控制COT控制环路进行仿真。结果表明,在4.5~18 V输入电压范围内,输出电压的失调在1 mV范围以内,控制环路可以对瞬态变化进行快速调整。     

COT架构降压型变换器片上纹波补偿电路

基于0.18 μm BCD工艺,设计了适用于电压模式恒定导通时间(COT)架构DC-DC降压型变换器的纹波补偿电路。分析了使用电解电容作为输出电容以及片外纹波补偿电路的缺点,并设计了一种新颖的片内纹波补偿电路来克服这些缺点。在芯片系统典型应用环境下,利用Cadence和Hspice软件进行电路设计和仿真。结果表明,在电源电压为5 V,温度为25 ℃的条件下,芯片输出电压的纹波仅为2.15 mV,通过纹波补偿电路的反馈电压的纹波为37 mV,完全满足系统稳定要求。当温度在-20 ℃~125 ℃内变化时,输出最大纹波仅为12.6 mV。     

适用于D类音频功放的PWM高速比较器设计

设计了一种应用于CMOS D类音频功率放大器的PWM高速比较器。输入级为Rail-to-Rail结构,中间级由锁存器和自偏置差分放大器组成,输出级为反相器结构。由于采用了锁存器和自偏置放大器结构,比较器可以在很短的时间内驱动大电容,满足后续电路对驱动能力的要求。基于CSMC 0.5μm CMOS工艺的BSIM3V3Spice模型,采用Hspice对PWM比较器进行仿真。结果表明,在典型模型下,比较器的电源抑制比为56dB,直流开环增益为45dB,输入共模范围(ICMR)为-0.19～4.93V,传输延时为15ns。     

一种适用于恒定导通时间控制的高性能定时器电路

本文提出一种适用于恒定导通时间控制的开启时间定时器电路。电路中采用与输入电源电压成正比的电流对电容充电,从而实现定时器的定时时间与输入电源电压成反比,解决了传统恒定导通时间控制中系统工作频率随输入电源电压变化的问题。为了获得高的定时精度,开启时间定时器中的比较器采用了自适应偏置技术,根据输入电源电压的情况动态地设置定时器中比较器的偏置电流。基于0.6μmCD工艺,对所设计开启时间定时器电路进行仿真验证。结果表明,本文所设计的开启时间定时器电路,能够始终保证高的定时精度。同时由于定时时间与输入电源电压成反比,在系统中引入了前馈,极大地提高了系统的线性响应速度。     

适用于SAR ADC的CMOS比较器的设计

本文提出一种带时钟控制的CMOS比较器结构,它由两级前置差分放大器和一级带有正反馈的NMOS锁存器组成。此设计在前置预放和锁存器级联的基础上,引入了交叉耦合负载,复位、钳位技术,获得了高精度和较低的功耗。设计采用0.18μm CMOS工艺,电源电压为3.3V,分辨率为0.8mV,获得12bit的精度,可以应用于SAR ADC等模数转换器电路中。     

适用于DC-DC开关电源的振荡器设计

应用于手机等通信电子产品电源系统的DC-DC开关电源变换器芯片,要求具有高性能的振荡器。鉴于此要求,设计了一款具有充放电电容的高性能振荡器。该振荡器基于0.5μm BCD工艺库,利用Cadence和Hspice软件,在芯片系统典型应用环境下仿真,得到的内同步振荡频率为794 k Hz,外部EN同步振荡频率为1 MHz到2MHz;在VCC=5.5 V,0~125℃温度范围内振荡器的频率偏移在6%以内。仿真结果显示,该振荡器性能良好,适用于DC-DC开关电源。     

带纹波控制的全载高效率DC-DC变换器的设计

便携式通信设备对DC-DC变换器的轻载效率及输出电压纹波的要求较高,轻载时,降低频率可以提高效率,但会带来纹波的恶化。针对这种缺陷,深入研究了轻载下纹波与频率之间的关系,得到一种降低纹波的新颖方法—带电感电流峰值控制的PFM技术。基于CSMC 0.5μm标准CMOS工艺,完成了电路设计。仿真结果表明,与传统PFM相比,该方法显著减小了轻载时的输出电压纹波,减小幅度最高可达80%。     

一种基于ACOT的Buck型开关电源设计

基于自适应恒定导通时间(ACOT)控制方式,设计了一种恒频效果良好的降压型DC-DC转换器。该转换器采用V²COT架构,兼具输出精度高和瞬态响应速度快的特点。采用一种改进的自适应导通时间控制方式,降低了负载电流对开关频率的影响,使转换器在连续导通模式(CCM)下具有良好的开关频率稳定性。基于东部高科0.15μm BCD工艺完成流片,芯片输入电压为4.5～17 V,输出电压为0.76～7 V,最大负载电流为3 A,开关频率为1 MHz。测试结果表明,在CCM下,开关频率随输入电压变化率为2.67 k Hz/V,随负载电流变化率为2.95 k Hz/A,峰值效率达96.43%,输出电压纹波为8.2 m V,负载调整率为0.93%,负载瞬态响应时间小于20μs。     

脉宽调制放大器死区技术研究

脉宽调制放大器工作在开关状态,由于功率开关存在一定的过渡时间,有可能会出现高低侧开关管短暂同时开启的"共态导通"状态,导致输出级功率管烧毁,因此在输出功率管的驱动信号中需引入死区时间。本文对脉宽调制放大器死区实现技术的几种典型方式进行了深入研究,归纳出了双比较器死区产生电路、RC导通延时死区产生电路和MCU死区电路三种典型的死区实现方式,并分别对这三种死区电路的设计进行了理论分析,给出了应用范围和计算实例。     

一种恒定导通时间的开关电源过流保护电路设计

设计了一种适用于恒定导通时间Buck型DC-DC控制器的过流保护电路。采用两个不同限流门限技术,并对门限进行温度补偿。过流后,利用计数器对开关周期计数,当超过设定值持续过流时,实现门限降低,以达到更低的恒定输出电流。基于0.5μm BiCOMS工艺进行系统仿真验证,达到系统要求。     

移相控制零电压开关脉宽调制DC-DC变换器的拓扑分析与设计

介绍一种适用于固态雷达发射机、现代通信设备和高频焊接设备等使用的全桥移相控制、零电压开关PWM直流-直流变换器。先分析这种变换器一个工作周期的电路拓扑结构和工作原理,再讨论它的输出特性和主要特点;在综述一节里讨论这种变换器存在的主要问题和解决这些问题的办法;最后给出一个3kW固态发射机电源的设计方法及几个关键参数的选择依据。     

移相控制全桥ZVS-PWM变换器及其控制电路的分析与设计

介绍了移相控制零电压开关PWM变换器的工作原理,分析了主电路实现零电压开关过程的条件、副边占空比丢失的原因以及工程解决策略,给出1kw电源的设计方法及主要参数的确定,讨论了相移脉冲宽度调制谐振控制器(UC3875)的工作原理和应用中要注意的若干问题,最后给出了实验结果和主要波形。     

PWM/PFM混合控制DC-DC变换器芯片的设计

结合脉冲宽度调制(PWM)和脉冲频率调制(PFM)功率损耗特点,提出了一种降压型PWM/PFM混合控制DC-DC变换器芯片的电路结构,大大提高了全负载范围转换效率。重点讨论了混合控制策略和PWM/PFM切换电路的设计。Hspice模拟仿真结果验证了设计的正确性。     

一种同步整流DC-DC转换器PWM控制电路设计

设计了一种改进的PWM控制电路,将电流采样电路和PWM比较器归结为一个PWM电流比较器,减少了电路规模。将误差放大器输出与锯齿波斜坡补偿信号叠加,产生叠加输出电流,并通过PWM电流比较器输出一个占空比信号,以控制功率管的通断。电压信号转换为电流信号,从而使控制回路反应速度更快。将PWM控制电路应用于一款BUCK型DC-DC同步整流开关电源稳压器中。HSPICE仿真表明,稳压器输出纹波电压为±4mV,输出电压精度为±1%。     

一种用于数字控制DC-DC转换器的近似时间最优轨迹预测法

The purpose of this paper is to present a novel trajectory prediction method for proximate time-optimal digital control DC-DC converters. The control method provides pre-estimations of the duty ratio in the next several switching cycles, so as to compensate the computational time delay of the control loop and increase the control loop bandwidth, thereby improving the response speed. The experiment results show that the fastest transient response time of the digital DC-DC with the proposed prediction is about 8/μs when the load current changes from 0.6 to 0.1A.     

一种分段输出PWM Buck DC-DC转换器设计

为了解决PWMDC-DC在轻负载时转换效率骤降的问题,设计了一种分段输出级PWM DC-DC电路结构,用以优化轻负载时的转换效率.该设计引入了负载电流检测电路,对输出电流进行采样并检测.在重载情况下,所有功率MOSFET同时输出.当负载电流减小,逐级关闭各段功率MOSFET,直至在最轻载情况下用最小尺寸的功率MOSFE...     

1 GHz 8位闪烁A/D转换器中的比较器设计

文章从工艺偏差的角度入手，采用蒙特卡罗分析方法，结合独特的辅助电压源前置放大器，基于TSMC0.25μmCMOS工艺，对1GHz采样率8位A／D转换器中的比较器进行了设计，使之具有实际流片的可靠性。该比较器实现了单数据比较时间小于1ns，比较精度在2mV以内，数据整体延时1ns。