IC设计技术中的IP核互连

随着IC设计复杂度的不断提高,在SoC中集成的IP核越来越多,基于片上总线的SOC设计技术解决了大规模集成电路的设计难点,但是片上总线的应用带来了可扩展性差、平均通信效率低等问题。近几年来,将英特网络中分层互连的思想引入到SOC设计中IP核的互连上来,提出了全新的集成电路体系结构——片上网络（NOC）,NOC从多处理体系结构、消除时钟树以节省资源、实现并行通信等几个方面,展示了优于总线结构的本质和特性,成功地解决了SOC设计中存在的问题。     

IP在中国的现状及未来之路

随着以IP为基础的SOC设计逐渐成为IC设计的主流,针对IP的研发和市场交易在国内越来越受到人们的重视.本文全面系统地分析了当前我国IP研发、使用、交易的现状和存在的关键问题,并展望了IP在我国的未来发展.     

嵌入式UART的设计及FPGA验证

随着微电子技术的发展,IP核成为SOC IC设计技术的关键;UART(通用异步收发器)作为输入/输出系统中重要的基本组成部分,设计其IP核并嵌入SOC系统中具有十分重要的应用意义。采用自上而下的设计方法,设计系统各模块并集成、仿真,最后在Xilinx ISE 9.1i开发环境下进行了综合、仿真和FPGA器件下载进行硬件实现、验证。结果表明设计正确,功能稳定、可靠。UART IP核能很好的应用到SOC中去,具有很高的使用价值。     

基于ML-AHB总线的家庭网关SOC设计

家庭网关是家庭信息化的关键设备。随着以IP核复用为基础的SOC设计技术的发展,片上互联变得越来越重要,要求使用多层总线,以提供尽可能高的带宽。采用ARM公司的高性能总线(ML-AHB,Advanced High-performance Bus),设计了一个家庭网关SOC。将3条主总线分别连接到ARM核的数据总线、指令总线和DMA总线,再将8条从总线连接到外围总线及外围存储器等。经系统验证,取得了很好的效果。     

IC设计技术中的IP核互连

随着半导体器件和互连线尺寸的不断缩小,越来越多的关键设计指标--性能、抗扰度等,将受到互连线的严重影响。而在SOC设计过程中,最具特色的是IP核利用技术,随着集成的IP核越来越多,基于片上总线的SOC设计技术带来了一些问题。近几年来,将Internet网络中分层互连的思想引入到SOC设计中IP核的互连上来,提出了全新的集成电路体系结构NOC,NOC从多处理体系结构、消除时钟树以节省资源、实现并行通信等几个方面,展示了优于总线结构的本质和特性,成功地解决了SOC设计中存在的问题。     

基于IP 模块的片上系统设计

传统IC设计方法关注的是如何创建一个全新的设计并进行有效的验证。复杂的IP模块，嵌入式软件，不断增长的晶体管数量，这些都变成了传统方法日益沉重的负担，在片上系统SOC（system-on-chip)设计中，基于IP模块的功能组装正在逐渐代替传统的功能设计而成为主流的设计方法，本文介绍基于IP模块的片上系统的设计和验证。     

设计SOC所必备的技术

SOC（System－on－a－Chip片上系统）的核心技术是IP（IntellectualProperty，知识产权）核模块，分为硬IP核和软IP核。有的公司不愿意外卖IP核，这类仅供公司内部使用就叫做内源（Insourcing）IP核。可以外卖的IP核就叫做外源（Outsourcing）IP核。产品开发单位为了保证设计质量，减小技术风险，缩短设计周期，争取早日上市，可以花钱购买适合自己需要的IP模块。为了便于开发单位使用不同公司的IP模块，最好有统一的标准接口。目前大约已有170多家公司，包括半导体厂商、EDA（电子设计自动化）公司、IP公司等，成立了虚拟插座…     

IP核网络管理系统的设计及实现

目前,基于IP核复用的SOC技术已经发展成为IC设计的一种主流技术,而SOC设计的关键是可复用IP核的获取.IP核网络管理系统可以有效的组织和管理IP核数据,并且为用户查找、选择合适的IP核提供一个便利的公共平台.文章主要分析了IP核数据的特点,从而确立了IP核的数据结构;并且详细讨论了IP核网络管理系统的设计考虑与实现过程.     

基于Verilog HDL的全功能UART IP核的设计与实习

随着IC设计技术的发展，IP已经成为SOC设计的关键技术，利用已有IP可大大提高SOC设计的效率和能力。本文通过使用Vernog HDL设计UART(通用异步收发报机)的IP核，说明了IP设计的大体流程以及IP在日后IC设计中的重要作用。     

全球SIP展望

SIP（矽智产）在整个半导体产业中所扮演的是一种触媒的角色,由于系统单晶片是由许多功能区块所组成,因此借助IP的复用可以加快IC设计速度,进而加速SOC的实现。 此外,IP复用也可使整个IC设计的生产力大幅提高,并缩短制程技术与设计技术间的差距,而Foundry也可提供     

集成电路设计制造技术的发展分析

随着电路集成工艺、微电子技术的发展，集成电路其集成度日益提高，一直到10亿门，芯片最小线宽到纳米级，同时集成工艺和其他学科相结合，诞生了新的学科。对于更高的集成度的芯片设计，复杂度加大，基于IP核的片上系统（SOC）设计技术基本解决了当前的设计难题，但这些新的技术还需要不断的改进和完善。     

基于BIST的编译码器IP核测试

介绍了用于IP核测试的内建自测试方法（BIST）和面向测试的IP核设计方法,指出基于IP核的系统芯片（SOC）的测试、验证以及相关性测试具有较大难度,传统的测试和验证方法均难以满足。以编译码器IP核为例,说明了基于BIST的编译码器IP核测试的基本实现原理和具体实现过程,通过加入测试外壳实现了对IP核的访问、隔离和控制,提高了IP核的可测性。     

SOC中的MBIST设计

随着超大规模集成电路的发展,设计的集成度越来越高,基于IP的SOC设计正在成为IC设计的主流.为了确保SOC的功能正确,可测性设计(Design for Test,简称DFT)显得尤为关键.DFT设计包括扫描设计、JTAG设计和BIST设计.另外,当前SOC芯片中集成了大量的存储器,为了确保存储器没有故障,基于存储器的...     

IP集成方法研究

IP集成是制约SOC技术实现的关键问题,本文首先通过对两种接口协议的讨论初步了解SOC系统结构和模块间的通信过程,然后介绍了两种基于SOC的IP集成方法,以及各种接口协议和集成方法在应用中的优缺点。     

基于IP集成的功能增强型MCU设计

文章采用基于IP集成的方法设计了功能增强型的MCU,讨论了基于IP集成设计方法的几个关键问题,并给出了具体的设计实例。文章讲述的方法对于SOC系统的构建有一定的启发意义。此外,文章还涉及了在集成环境中通过门控时钟实现低功耗的设计方法。     

Cost and performance tradeoff analysis in radio and mixed-signal system-on-package design

An optimal total solution for radio and mixed-signal system integration needs tradeoffs between different design options. Among various design metrics, cost and performance are probably the two most important factors for design decisions. In this paper, we review and analyze cost-performance tradeoffs of system-on-chip (SOC) versus system-on-package (SOP) solutions for radio and mixed-signal applications. A new design methodology, which quantitatively predicts performance and cost gains of SOP versus SOC, is presented. The performance model evaluates various mixed-signal isolation techniques between sensitive analog/RF circuits and noisy digital circuits in SOC or SOP. The cost analysis includes new factors such as extra chip area and additional process steps for mixed-signal isolation, seamless integration of "virtual components" or intellectual property (IP) modules, yield and technology compatibility for merging logic, memory and analog/RF circuits on a single chip, and extra costs for moving passives off chip. In addition to these, a complete and systematic analysis method for on-chip versus off-chip passives tradeoffs is presented. The analysis and modeling techniques explore tradeoffs between performance, cost, robustness, and yield when different on-chip or off-chip passives are used. It thus provides a complete picture of quantitative tradeoffs for using on-chip or off-chip passives. The design methodology and analysis techniques are then demonstrated through several design examples in wireless applications. It is clearly shown that for all complex and high performance mixed-signal systems, SOP is a lower cost solution than SOC. Finally, some design guidelines for SOC versus SOP and on-chip versus off-chip are concluded.     

基于IP的系统芯片(SOC)设计

随着集成电路设计与工艺技术水平的提高，出现了系统芯片(SOC)的概念。本文介绍了基于IP的SOC设计方式的设计流程，指出了其与传统IC设计方法的不同。讨论了支持SOC设计的几种关键技术，并对SOC的技术优势及发展趋势作了全面阐述。     

系统芯片设计中的可复用IP技术

可复用IP技术是系统芯片(SOC)设计业的关键技术之一,IP复用能够提高SOC的设计效率,缩短生产周期.鉴于此,论述了IP的基本概念与分类、IP模块的设计和基于IP复用技术的SOC设计过程,并讨论了IP设计与应用中的一些要点,如IP模块的接口、IP的产权保护和IP的选用等.     

面向SOC设计的可变规模的LCD驱动lP核的设计

文章介绍了一个面向SOC设计的可变规模的LeD驱动IP核,该IP包括四个独立的LeD驱动单元（DU）。不仅可以通过配置该IP使四个独立的Du分别驱动不同规模的LCD,而且能够实现四个Du级联来面对更复杂的应用场合。此外,设计了一个与wishbone总线相兼容的接口模块wrapper,并将该IP结合wrapper模块嵌入到0R1200平台来进行系统级的仿真验证。仿真结果表明该IP达到了设计要求,且通过修改wrapper模块可使该IP核适用于不同的SOC设计平台。