IP路由器中流量控制机制的研究

本文针对基于网络处理器体系结构的IP路由器中流量控制技术进行研究，讨论并比较了基于速率和基于信用两种流控方式的优缺点，认为在路由器内部适于采用基于信用的流量控制机制。然后，基于NPSI接口规范提出了IP路由器中流量控制机制的参考模型，最后介绍了流量控制机制在高性能IPv6路由器中的具体实现。     

基于网络处理器的路由交换方案

网络处理器是新一代网络设备的核心器件,基于网络处理器的路由器交换机开发是一个热点.由于ASIC和通用CPU各自的局限无法满足日益增长的网络流量和业务的需求,从而出现了网络处理器,网络处理器一般是由通用处理器作为控制CPU,多个转发引擎并行处理分组以隐藏访问I/O设备的延时,并通过协处理器来加速路由查找、CRC计算等功能.通过分析网络处理器的体系结构并依据当前网络处理器发展的实际情况提出了几种基于网络处理器设计的路由交换系统方案,并分析了各种方案的特点及应用场合.     

基于网络处理器的MPLS路由器数据转发设计

MPLS是一种2、3层集成数据传输技术,它将网络的第二层交换和第三层路由结合起来,对IP网络的数据包转发、流量控制、QoS支持等几个方面进行了重要扩展。网络处理器是一种可编程的设备,它被经过专门设计和高度优化来完成各种网络功能,在高性能、灵活性和价格等几个目标之间进行了良好的折衷。本文提出了一种基于IXP2400网络处理器的MPLS数据转发设计方案。     

基于多核处理器的网络内容并行还原系统

研究现有网络信息内容还原系统实现原理及各种改进策略。根据现有网络信息内容还原系统未充分利用运算资源以及当前多核处理器高度普及的现状,提出基于多核处理器的网络信息内容并行还原系统,将高流量数据包分流到多个处理进程,利用多核处理器的运算资源,从而达到在不添加额外硬件资源的情况下提高处理能力的目的。实验结果表明,该系统可以有效提高网络信息内容还原系统的处理流量。     

基于网络处理器的可编程路由器技术研究

网络处理器是一种可编程处理器,用于高效的处理网络中的数据流.网络处理器具有广泛的用途,基于网络处理器的路由器同使用通用处理器的路由器和使用专用集成电路的路由器相比,既具有快速的特点又具有灵活性的特点.     

基于IXP1200入侵检测系统的流量分配器的研究

入侵检测系统是一种维护网络安全的手段。文章提出了基于网络处理器和处理机群的入侵检测系统的体系结构，详细讨论了利用网络处理器实现流量分配器功能，并对其中的关键算法进行了介绍。研究结果表明，经过算法优化，采用网络处理器IXP1200实现的流量分配器可以完成1000Mbps以上数据的实时采集，基于CAM技术的转发策略在维护信息完整性和降低处理复杂度两方面体现了很好的折中，达到了合理的流量分配。     

基于网络处理器的路由交换方案

网络处理器是新一代网络设备的核心器件，基于网络处理器的路由器交换机开发是一个热点。由于ASIC和通用CPU各自的局限无法满足日益增长的网络流量和业务的需求，从而出现了网络处理器，网络处理器一般是由通用处理器作为控制CPU，多个转发引擎并行处理分组以隐藏访问I／O设备的延时，并通过协处理器来加速路由查找、CRC计算等功能。通过分析网络处理器的体系结构并依据当前网络处理器发展的实际情况提出了几种基于网络处理器设计的路由交换系统方案，并分析了各种方案的特点及应用场合。     

基于排队模型的网络处理器设计验证

基干流量模型的测试在芯片设计尤其是网络处理器的设计验证中得到广泛应用.传统的芯片设计验证强调功能验证上的完备性,但网络处理器芯片对数据包的处理性能有苛刻要求.该文采用M/M/I排队模型评估网络处理器芯片数据包处理能力.仿真结果表明,该验证可在设计早期评估出网络处理器的设计性能,提高网络处理器的设计质量.     

基于网络处理器的可编程路由器技术研究

网络处理器是一种可编程处理器,用于高效的处理网络中的数据流。网络处理器具有广泛的用途,基于网络处理器的路由器同使用通用处理器的路由器和使用专用集成电路的路由器相比,既具有快速的特点又具有灵活性的特点。     

LRT流量对网络QoS的影响

在给定协议的网络环境下,不同网络流量对QoS造成的影响不同,具有LRT特征的网络流量给网络QoS带来的影响较大。分析吞吐量和响应时间与LRT流量之间的关系。利用基于多核技术的网络处理器产生精确LRT流量并对其进行测试,结果表明与平缓流量相比,LRT流量对网络QoS的影响更大。     

A scalable high-performance graphics processor: GVIP

The GVIP (geometric and TV image processor) graphics processor, which creates and synthesizes computer graphics and TV images and meets the requirements of multi-media systems, is described. The hardware modules that make up this graphics processor include: a 32-bit embedded RISC processor, a Phong and Gouraud shading processor, a texture mapping processor, a hidden surface removal processor, an HDTV video image processor, a BitBlt processor, an imageprocessing module, and an outline font fill generator. These hardware modules fabricated using 0.8 m CMOS standard cells have been placed in three integrated circuit chips. The total number of gates used for one set of chips is approximately 350000.     

龙芯2号同时多线程处理器的软硬件接口设计

随着生产工艺的提高,芯片上能集成越来越多的晶体管,多线程技术也逐步成为一种主流的处理器体系结构技术,而多线程处理器的软硬件接口也就成为急需解决的问题.在分析同时多线程的软件需求的基础上,提出龙芯2号同时多线程处理器的软硬件接口协同设计解决方案,给出相应的操作系统实现方案.同时,在Linux 2.4.20的基础上实现了龙芯2号同时多线程处理器相应的操作系统.通过运行SPEC CPU2000等测试程序进行性能评测,充分说明实现软硬件接口的龙芯2号同时多线程处理器极大地提高了多进程负载的性能.分析和设计方案不仅适用于同时多线程处理器,而且对于片内多核处理器的设计也有借鉴作用.     

64位流处理器中运算群的设计与验证

流处理器作为新型高性能处理器,能够高效地处理32位流程序.但是对于64位流处理器的设计,由于VLSI技术的限制,存在着很多挑战.运算群作为流处理器的核心运算部件,在整个流处理器中起着重要作用.运算群部件设计的好坏直接关系到流处理器的性能.本文以典型的流处理器为模型,说明了64位流处理器中运算群的设计技术,并对其功能进行了模拟验证,达到了预期效果.     

基于TS101平台的气象雷达解距离模糊算法实现

信号处理器是气象雷达的重要组成部分,可实现各种算法来提取气象信息,因此开发新一代气象雷达信号处理器具有重要意义.该信号处理系统采用AD公司的TigerSHARC系列芯片TS101,本文介绍基于该DSP芯片的信号处理器硬件设计以及气象雷达信号处理算法的软件流程.使用表明,该气象雷达信号处理器有很强的运算能力,能实现较为复杂的解距离模糊算法,并且具有很好的处理效果.     

一种时钟级处理器模拟器的快速开发方法

基于功能级处理器模拟器,采用时序制导的方法,提出了一种时钟级处理器模拟器的快速开发方法。该方法对指令的模拟引入流水线,依靠流水线的时序推动功能模块的运行,如ALU、Co-processor、MMU、TLB等。给出了RISC/MIPS流水线的设计方法,并进一步阐述了如何将流水线和处理器功能级模拟单元的耦合起来,构成时钟级模拟的整体框架。基于此框架,开发了ClkSim模拟器。经过SPEC CPU 2000的对比测试,ClkSim拥有较高的模拟性能和精度。     

Digital analysis of optical transforms and correlations

Hardware, applications and experimental results for an interface from an optical processor to a digital computer are described. The interface analyzes the contents of the Fourier transform and correlation planes of an optical processor displays and stores various representations of the data in these planes, controls the format and contents of the input and matched spatial filter planes of the optical processor, and by digital feedback controls the throughput and operation of the optical processor. A hybrid optical/digital processor and a programmable optical processor result. Much of the interface is constructed from existing computer modules.     

嵌入式处理器中降低Cache缺失代价设计方法研究

以龙芯1号处理器为研究对象，探讨了嵌入式处理器中降低Cache缺失代价的设计方法．通过分析处理器的结构特征，本文实现了在关键字优先基础上一次缺失下命中的非阻塞数据Cache，可以将处理器平均性能提高3．9％,同时利用局部性原理，在关键字优先非阻塞数据Cache的基础上，本文提出了一种类非阻塞的指令Cache设计方法，可以降低指令Cache的缺失代价，以较小的实现代价进一步将处理器平均性能提高7．7％．通过本文的工作，可以同时降低指令Cache和数据Cache的缺失代价，处理器的平均性能提高了11．6％．     

龙芯3A处理器封装的散热设计

随着处理器的性能越来越高,处理器的功耗和温度也随之攀升,这就对处理器的封装提出了更高的要求。本文针对龙芯3A高性能处理器对封装的散热问题,根据成熟的工艺水平选择了FC-BGA封装形式,并对散热和外加散热措施的方法进行了分析和研究。实验模拟结果表明,FC-BGA的封装形式完全能满足龙芯3A处理器对封装散热的要求。     

A Software-Configurable Processor Architecture

A software-configurable processor combines a traditional RISC processor with a field-programmable instruction extension unit that lets the system designer tailor the processor to a particular application. To add application-specific instructions to the processor, the programmer adds a pragma before a C or C++ function declaration, and the compiler then turns the function into a single instruction     

硬件流水处理器设计

利用核内空闲资源加速单线程程序执行的方法,将可并行的代码安排在核内空闲单元上执行,实现代码块在核内的流水操作,从而设计一种具有循环加速能力的硬件流水处理器,可通过改变取值结构和寄存器分配逻辑获得编译器的支持.结果表明,应用该处理器后的spec2000测试程序执行性能提升了40%.