基于堆栈效应的CMOS电路漏电流估计

随着集成电路工艺几何尺寸的日益缩小和电路系统复杂度的进一步提高，特别是SOC的发展和电池供电的移动设备的广泛应用，芯片的功耗成为一个日趋重要的问题。电路功耗的来源可以分为动态功耗和静态功耗两个部分，动态功耗主要来自功能跳变、短路电流、竞争冒险等，曾经是电路功耗的主要来源。进入深亚微米工艺后，静态功耗以近乎指数形式增长，并成为能与动态功耗相抗衡的功耗来源。研究表明，在90nm工艺下，静态功耗已经占整个电路功耗的42％以上。静态功耗不仅影响着IDDQ测试方法，而且已经成为整体功耗的重要来源。因此，静态功耗的估计及优化方面的研究就变得越来越重要。     

纳米级CMOS电路的漏电流及其降低技术

随着CMOS工艺的进一步发展，漏电流在深亚微米CMOS电路的功耗中变得越来越重要。因此，分析和建模漏电流的各种不同组成部分对降低漏电流功耗非常重要，特别是在低功耗应用中。本文分析了纳米级CMOS电路的各种漏电流组成机制并提出了相应的降低技术。     

深亚微米工艺下片上存储结构的体系结构级功耗模型

半导体工艺的持续发展和芯片集成度的显著提高,导致芯片发热量的增大与可靠性的下降,限制了性能的进一步提升,功耗已经成为微处理器设计领域的一个关键问题.片上存储结构作为微处理器的重要组成部分,在微处理器总功耗中占据了很大的比重.Wattch为片上存储结构提供了动态功耗模拟模型,但不能反映最新的结构和工艺变化.结合CACTI中存储结构的峰值功耗估算模型,改进了Wattch中存储结构的动态功耗模拟模型,不仅扩展了模型适用的工艺范围,也反映了10年间存储结构的改进.利用改进的模型探索了片上存储结构在深亚微米工艺下的功耗.     

CMOS电路最大功耗宏模型

参照已有的平均功耗宏模型研究成果,将电路最大功耗假设为输入向量对序列长度与跳变率的函数,并采用神经元网络拟合出该函数．ISCAS85电路集的实验结果表明,最大功耗宏模型的计算结果与门级电路最大功耗的实际模拟结果之间的误差可以控制在10％以内．     

微米,亚微米及深亚微米CMOS工艺技术研究

对微米、亚微米及深亚微米CMOS工艺技术，包括原始硅材料、设计规则、典型器件结构、典型工艺流程和关键工艺技术等，作出全面地概括地分析与研究。     

漏电流最佳测点及漏电保护

漏电保护是防火防触电的重要措施。为使漏电保护器只对故障性漏电流作出反应而避开其它,对各种低压配电系统故障性漏电流最佳测点的确定就显得尤为重要,只有找出漏电流最佳测点,才能正确确定漏电保护器装设部位。文章中还讨论了末端漏电保护器和干线漏电保护器的安装部位及接线方法,为推广漏电保护提供了理论依据。     

应用输入向量控制技术降低漏电功耗的快速算法

随着工艺的发展,为保证电路的性能和噪声容限必须降低阈值电压,这将导致漏电流呈指数增长,漏电功耗因而将逐渐超过动态功耗占据主导地位. CMOS的堆栈效应导致电路在不同向量下的静态功耗不同,因此在电路进入睡眠状态时使用输入向量控制技术是一种低功耗设计的有效方法,如何快速找到一个可降低电路漏电功耗的向量就成了问题的关键.介绍了一种在给定向量集合中查找低功耗向量的快速算法——基于概率传递的标记算法,并为此开发了一个事件驱动的门级组合电路仿真器.通过对ISCAS和龙芯处理器电路的实验结果表明,该算法同传统方法比较可以提高性能3.4倍,误差率仅约0.14%.     

一种新的CMOS组合电路最大功耗快速模拟方法

过大的峰值功耗会使芯片承受过大的瞬间电流冲击,降低芯片的可靠性及性能,因此有效地对电路最大功耗做出精确的估计非常重要。由于在实际电路中存在的时间延迟,而考虑延时的电路功耗模型计算量较大,因此用模拟方法求取电路最大功耗非常耗时。为了在尽可能短的时间内对VLSI电路的最大功耗做出较为可信的估计,首次提出了二阶段模拟加速方法。对ISCAS85电路集的实验结果表明,这种估计方法具有最大功耗估计值准确和加速明显的优点。     

深亚微米CMOS模拟单元电路综合系统

介绍了一个基于公式的深亚微米CMOS模拟单元电路综合系统．通过较准确地计算电路的直流工作点和MOS管的小信号参数,以及由电路拓扑结构自动生成电路性能公式对已有的基于公式的方法进行了改进;同时考虑了电路的可制造性问题,使得综合出的电路在工艺波动和工作条件变化时仍能满足性能要求．大量的实验结果表明：与基于模拟器的方法相比,采用该系统可以快速综合出可制造的深亚微米CMOS模拟单元电路．     

深亚微米CMOS SRAM SEE特性及加固技术研究

在空间环境甚至在地面环境中,受高能粒子等多种因素的的影响,深亚微米COMS SRAM很容易发生单粒子事件(single event effects,SEE),使得COMSSRAM中的存储数据发生翻转甚至直接将器件烧毁.对深亚微米CMOS SRAMSEE特性与器件基本存储结构、数据读写速度、集成度、供电偏压等的关系进行了研究,同时从器件级和系统级两个层面时CMOSSRAM抗SEE加固方法进行了研究,最后给出了一种基于高可靠性反熔丝型FPGA硬件实现的系统级抗SEU设计,该系统可以纠正单个字(32bit)及其校验位(7bit)数据的一位错,检测两位错,该设计具有强实时、高可靠性的特点,已通过了各类空间环境试验.     

基于DSM的分时电价模型

分时电价是需求侧管理(DSM)的一项有效的方法,可以引导用户改变用电方式,实现削峰填谷的目的。本文提出了把峰平电价比和谷平电价比作为参数,来确定分时后用电量变化的模型。在总用电量不变条件下,该方法使得发电方和用电方均获利,达到了削填谷的目的。采用基于DSM的分时电价优化的程序,验证了该方法的可行性。     

系统级CMOS电路的低功耗设计

随着集成电路规模的增大和工作频率的提高，功耗已经成为面积和性能之外的主要设计目标。低功耗设计可以在不同的设计层次进行考虑，早期的设计确定了系统的构架，对功耗的影响最大，因此本文重点探讨了RTL级和系统级的低功耗设计，具体的途径有：实行有效的功耗管理；采用并行处理和流水线结构；采用分布式的数据处理结构以及用专用电路代替可编程处理器。     

核电站高压加热器泄漏仿真

高压加热器泄漏故障的诊断是压水堆核电站热力系统仿真的重要组成部分.如何准确地、实时地、高效地诊断泄漏故障,特别对给水出口温度,抽气压力,疏水温度等重要参数的变化趋势的诊断一直是核电站系统的难题.采用FLOWBASE 图形化流体网络软件,建立了压水堆核电机组给水加热器双区多节点动态数学模型,提供了以往一些仿真技术所没有的实时在线监测参数的功能,优化并丰富了仿真结果的分析手段,获得了高压加热器在泄漏状态下各重要参数的实时曲线,为核电站高压加热器的故障检测提供了可靠性,也为建立压水堆高压加热器故障正确诊断奠定了基础.     

基于统计信息的Cache漏流功耗估算方法

随着工艺尺寸的缩小,漏流功耗逐渐成为制约微处理器设计的主要因素之一.Sleep Cache与Drowsy Cache是两种降低Cache漏流功耗的重要技术.基于统计信息的Cache漏流功耗估算方法(SB-CLPE)用于对Sleep Cache或Drowsy Cache进行Cache漏流功耗估算,根据该方法设计的Cache体系结构能够在程序执行过程中实时估算Cache漏流功耗.通过对所有Cache块的访问间隔时间进行统计,SB_CLPE可以估算出使用不同衰退间隔时Cache的漏流功耗,从而得到使Cache漏流功耗最低的最佳衰退间隔.实验表明,SB_CLPE对Sleep Cache的漏流功耗的估算结果与HotLeakage漏流功耗模拟器通过模拟获得的结果相比,平均偏差仅为3.16%,得到的最佳衰退间隔也可以较好吻合.使用SB_CLPE的Cache体系结构可以用于在程序执行过程中对最佳衰退间隔进行实时估算,通过动态调整衰退间隔以达到最优的功耗降低效果.     

基于多阈值技术的超低功耗电路设计

随着工艺进入深亚微米阶段,漏电流带来的静态功耗已经成为不可忽视的部分。多阈值CMOS技术是一种降低电路漏电流功耗的有效方法。本文在延迟不敏感异步电路中应用多阈值CMOS技术,该设计能显著的降低功耗,同时解决了同步电路存在的问题,比如sleep信号的产生,存储元件在sleep模式下数据丢失。这对深亚微米低功耗电路的设计具有一定的实际意义。     

Rational统一过程在开发电网仿真系统中的应用

阐述了Rational统一过程的基本特征和工作流,且将RUP引入电网仿真系统的开发过程,建立了电网仿真系统基于RUP的用例模型和系统构架,给出了电网仿真系统的迭代实现过程,并对RUP进行了总结。     

高性能通用处理器中的漏电功耗优化

针对高性能通用处理器的结构特性及设计特点,指出了由于在高性能通用处理器中存在发射宽度较大、数据通路规整的基本特点,其大多数电路中的堆叠效应依然明显存在．由此结合一款高性能通用处理器——龙芯2号的具体设计,对该处理器主要数据通路模块进行了输入向量控制,并提出以“直接观察法”、“有效分解法”、“操作数隔离复用法”、“模拟退火算法”等多种技术思想为基础的电路最小漏电功耗分析及优化的实用性方法．实验结果表明,以上方案能够使得处理器的主要数据通路的漏电功耗减少近27％,同时模拟退火算法与以往的随机算法以及遗传算法相比在寻找电路最小漏电功耗的全局搜索能力上具有优势．     

矿井多级供电网络漏电故障的分析与检测

对中性点不接地系统和中性点经消弧线圈接地系统发生单相漏电故障时的故障分量进行了分析,明确了漏电故障点的电气量特征,并进一步分析了矿井多级供电网络中零序电流的分布情况,得出结论:(1)中性点不接地系统发生漏电故障时,接地线路的漏电流为整个供电系统所有线路漏电流的最大值,接地线路上级线路的零序电流均比接地线路的零序电流小;(2)中性点经消弧线圈接地系统发生漏电故障时,接地线路的零序电流大小和非接地线路及接地线路的上级线路不一定有明显的区别,但接地线路零序电流的有功分量远远大于非接地线路及接地线路上级线路的零序电流有功分量。最后介绍了几种中性点不接地系统漏电保护检测原理,重点分析了一种易于在微机保护中实现的中性点经消弧线圈接地系统的漏电保护方案,即基于线路零序有功功率大小的选线方法。     

剖析10 kV及以下电力线路设计

电力线路是电力系统的重要组成部分,其设计质量与电力系统的供电质量有着直接的关系。在设计电力线路时,需要综合考虑地形地貌、气候环境等各种因素。因此,加强电力线路的设计管理是十分必要的。     

基于扩展DSM的实例修改路径优化

把设计结构矩阵（design structure matrix, DSM）扩展为动态DSM和静态DSM. 动态DSM中元素为实例修改参数的集合,静态DSM元素为修改参数集合对另一模块的重要度.通过匹配算法把动态DSM映射到静态DSM,并对静态DSM进行重构,实现了实例修改路径的优化.在设计活动改变时,变更动态DSM并映射到静态DSM,实现对设计活动任意阶段的优化.最后以某天文望远镜的关键部件的实例设计过程为例,说明了该方法的可行性和实用性.