一种具有改进积分器结构的高阶Σ-Δ调制器

设计了一个五阶单回路Σ-Δ调制器,最高输入信号频率22kHz。通过改进积分器的结构,显著减小了开关电荷注入效应引起的调制器的谐波失真。整个电路采用0.6μmCMOS工艺设计。仿真显示,当采样频率为6MHz时,调制器的SNDR达到123dB,SNR超过125dB,满足18位A/D转换器的精度要求。     

高阶∑-△调制器的非理想特性分析与建模

文章对2-1-1级联结构的高阶∑-△A／D调制器的非理想特性，包括时钟抖动、MOS开关噪声、比较器迟滞性、放大器的输入噪声、单位增益带宽和有限直流增益等，进行了分析，提出了基于Matlab的高层次建模方法。通过系统仿真确定关键的电路参数和性能指标，在较高层次指导A／D转换器的电路结构级和晶体管级设计。     

∑-△调制器在SIMULINK下的噪声模型

为了满足在行为级对∑-△调制器进行完整仿真的需要，提出了在SIMULINK环境下∑-△调制器的噪声模型，包括采样时钟抖动、开关热噪声(kT／C噪声)、运算放大器的有限增益、有限带宽、压摆及饱和电压等非理想因素。在给出具体噪声模型的基础上，构造出二阶∑-△调制器模型。通过仿真，验证了噪声模型的正确性。     

一种高线性度100 kHz带宽∑△调制器

设计了一个100 kHz信号带宽、80 dB SNDR、3.3 V电源电压的单环三阶∑△调制器.电路采用AB类运放,可在较低静态功耗下实现较高的压摆率.电路采用UMC 0.18μm CMOS工艺制作,版图面积为1.7 mm×1.3 mm.芯片测试结果显示:在12 MHz时钟频率、60倍过采样下,调制器可达到100 kHz信号带宽,75.7 dB SNDR和98 dB SFDR.     

一种用于音频DAC的可重构∑-△调制器的设计

设计了一种适于嵌入式FPGA应用的可重构Σ-Δ调制器,并采用高效的流水线结构实现,它能够被设置为3阶或5阶,可支持不同字长（16-/18-/20-/24-位）PCM数据的满幅输入。通过Matlab仿真,针对16位、44.1 kHz、过采样率为128的输入信号,工作在三阶情况下的调制器可以获得超过100 dB的信噪比（SNR）;而在输入为24位1、92 kHz、过采样率为32时,工作在5阶情况下的调制器的信噪比（SNR）超过了150 dB,很好地抑制了通带内的噪声。     

一种用于X光成像的CMOS模拟△-∑调制器

设计了一个用于32通道X光成像系统前端的模拟△-∑调制器。基于一种通用的2阶1比 特结构,引入了对调制器环路状态进行复位的操作来避免在通道数据间发生相干性。Hspice和 Matlab下的仿真表明,在0.54μm标准CMOS工艺下,采用30 MHz的采样时钟,该调制器可以保 证对每个通道14位以上的转换精度。该调制器采用5 V电源,功耗小于40 mW,面积为1.13 mm× 0.92 mm,可作为专用硬核使用。     

一种2阶前馈方式∑-△调制器

详细论述了∑-△调制器的工作原理,在此基础上设计了一种2阶前馈方式∑-△调制器.分析了系统函数以及零极点的分布情况,确认了系统稳定性、信噪比、无杂散动态范围、有效位数等系统特性.采用行为级建模与仿真,验证了设计的正确性.性能测试表明,芯片的ADC通路可以很好地实现模拟信号向数字信号的转换,保证了电路的可靠性.     

一种低电压工作的高速开关电流∑-△调制器

基于作者先前提出的时钟馈通补偿方式的开关电流存储单元及全差分总体结构，本文设计了一种二阶开关电流∑-Δ调制器。工作中采用TSMC 0．35μm CMOS数字电路工艺平台，在低电压工作下进行电路参数优化。实验表明，调制器在3．3V工作电压、10MHz采样频率、64倍过采样率下实现10-bit精度。与已有类似研究相比，本工作在相当的精度条件下，实现了低电压、视频速率的工作。     

一种高阶1 bit插入式∑-△调制器的设计

介绍了插入式∑-△ A/DC调制器的设计过程,并给出了调制器行为级SIMULINK模型,通过对调制器系统级仿真可以确定调制器的信噪比、增益因子等参数,为其电路设计提供依据.设计了一个4阶调制器,仿真结果显示在128的过采样比、输入信号相对幅度-6 dB的条件下,可获得110 dB的信噪比,达到18 bit的分辨率.     

高阶∑△调制器的稳定性分析与设计

本文将量化器等效为增益可变的加性噪块模型，研究了１ｂｉｓ高阶∑△调制器的稳定性，提出了一种设计１ｂｉｓ稳定高阶（＞２）∑△调制器的方法，该方法简单有效。     

一种13位400kHz1 1mW∑-△模拟／数字转换器

设计了应用于低中频GSM接收机的三阶单环单比特结构∑-△A／D转换器。调制器采用全差分开关电容积分器实现。仿真结果显示，在工作电压为3V、信号带宽200kHz、0．35μmCMOS工艺的条件下，过采样率选择为64，信号／噪声失真比（SNDR）达到85dB，功耗不超过11mW。     

用于VoIP芯片的∑-△调制器系统设计

详细分析了∑-△调制器的结构、阶数、量化器位数、过采样率与信噪比的关系;讨论了闪烁噪声和开关热噪声、时钟抖动和运放的有限直流增益等非理想因素对∑-△调制器的影响.通过Matlab行为仿真,确定了调制器的参数.在此基础上,完成了一款三阶2-1级联∑-△调制器的系统结构设计.在Simulink环境下的仿真验证表明,在考虑非理想因素的条件下,调制器的信噪比仍能达到约96 dB,可满足VoIP芯片中A/D转换器的16位精度要求.     

基于双∑-△ ADC的智能型锂离子电池管理系统

由于锂离子电池的充放电过程对应的是电池内部材料化学反应的过程，故其充放电过程是非线性的。为了精确地量测电池可输出电量，提出了一种行之有效的库仑监测法，重点阐述了如何在硬件上实现双∑-△ADC和微控制相关设计。该库仑监测法利用双∑-△ADC，在监测流经电池的瞬间电流的基础上，同时记录电池电压，以及芯片内外部温度等信息，最大程度上实现对电池可输出电量算法的补偿，从而构架高精度智能型电池管理系统。     

16位音频ADC非理想型∑-△调制器的建模

对一款适于16位音频A／D转换器的∑-△A／D调制器进行了系统级设计,考虑了影响调制器性能的各种非理想因素,建立了一整套噪声模型,并进行了仿真分析。将仿真结果与未考虑非理想因素的结果进行比较,可以看出,考虑了非理想因素的建模更能预测实际电路的性能,从而更好地为晶体管级电路设计做铺垫。     

信号的低比特位数表示：一种新颖低比特位数的∑-△调制器

摘要：通过设计一种新的噪声整形滤波器，本文提出了一种新颖的∑-△调制器结构，可用于实现用较低比特位数的数字信号表示较高比特位数的输入信号．该调制器与传统的∑-△调制器相比，其输出数字信号比特位数(或动态范围)降低了许多．理论推导分析和仿真对比的结果表明，在量化噪声整形和噪声频谱上，该调制器的各项性能有了很大的提高，而且证明了这类调制器是稳定的．     

高阶模拟∑-△调制器设计研究

在简要介绍高阶1位量化∑-△A/D转换器基本原理的基础上,分析了∑-△调制器的噪声特性;介绍了传统线性模型下的噪声传递函数的设计方法.同时,结合实际高阶模拟∑-△调制器的开关电容实现电路,重点对影响调制器性能的非理想因素进行了详细分析,并采用程序建模仿真的方法指导电路设计.与传统设计方法的结果对比表明,文中的方法可以为电路设计提供更加可靠的依据.     

一种20mW12位5MHz信号带宽连续时间∑-Δ调制器

在SMIC0．18μmCMOS工艺条件下,设计了一个可应用于无线通讯和视频领域的高带宽低功耗∑-△调制器。该调制器采用连续时间环路滤波器,较之传统的开关电容滤波器,连续时间滤波器可大大降低功耗。其中,积分器补偿可减小运放有限单位增益带宽的影响。换句话说,在同等速度下也可以减小功耗。另外,加法器和量化器是通过跨导单元和梯形电阻结合在一起的,能在很高的频率下很好地工作。在采样时钟为200MHz和过采样率为20的条件下,该调制器采用单环3阶4位量化结构。Hspice仿真验证表明,调制器达到5MHz的信号带宽和75dB的动态范围;在1．8V电源电压下,其总功耗为20mW。