QuickLogic为功耗敏感应用量身打造PolarPro FPGA器件

目前，通讯仍然是PLD最大的应用市场，但据QuickLogic公司亚太区总经理冯远辉介绍，自2005年之后，PLD在消费电子市场的增长将会呈现迅猛势头，在工控市场上比较活跃的QuickLogic将会凭他们的低功耗FPGA产品PolarPro系列进军消费电子市场。     

ALTERA新款CPLD系列成本和功耗锐减

Altera公司发布了新款MAX 器件系列，据说这是业界成本最低的CPLD。MAX Ⅱ系列和上一代MAX产品相比，成本降低了一半，功耗只有其十分之一，同时保     

QuickLogic PolarPro成为超低功耗FPGA产品的领跑者

QuickLogic公司宣布，该公司的PolarPro QL1P300和QL1P200在功耗领域实现了新的突破。这两款配备了嵌入式SRAM的分别为30万门和20万门的器件已于2006年6月开始供货，目前样品已经过充分验证，开始批量生产。     

FPGA产品功耗优化设计研究

随着FPGA的广泛使用,FPGA产品功耗较高的问题也越来越突出。文章基于FPGA硬件设计,从器件选型、供电设计、I/O管脚的分配和约束等方面对如何降低FPGA产品功耗进行了研究,并提供了有效的解决途径。     

FPGA设计中功耗的分析与仿真

FPGA的应用越来越广泛,随着制造工艺水平的不断提升,越来越高的器件密度以及性能使得功耗因数在FPGA设计中越来越重要。器件中元件模块的种类和数量对FPGA设计中功耗的动态范围影响较大,对FPGA的电源功耗进行了分析,并介绍了如何利用Altera公司的PowerPlay Early Power Estimator这一工具在设计前期尽可能准确地估计功耗并通过估计功耗对硬件设计进行优化选择。     

从FPGA转换到门阵列

概述从FPGA或CPLD转换到门阵列是经济高效的，有时甚至只需几百个单元就能完成。这种转换设计需要什么后续技术？事实上转换到门阵列面临着电路的许多时序问题，这在FPGA设计中是不被注意的。本文论述了转换时遇到的几种由于设计不当所造成的时序问题，提出了避免这些问题的解决方案。同时对时序变化的部分原因及如何充分利用门阵列技术也进行了讨论。时序上的差异如果知道原始设计电路工作中每一步时序上的裕量，orbit半导体公司保证无论FPGA是否模拟过，都可以成功完成转换，其ATPG和结合缺省模拟分级确保了这一点。在转换完成前…     

PolarPro FPGA产品具备超低功耗

目前，在PLD应用领域，占主导技术的是基于SRAM技术的FPGA，但它在低功耗应用方面存在着先天不足。例如，在90nm工艺水平下，SRAM FPGA的漏电流水平与动态工作电流近乎持平；而在65nm工艺水平下，漏电流水平甚至会超过动态工作电流。由于SRAM FPGA远超ASIC或ASSP功耗的问题，因此，在许多应用场合根本无法使用。由此可见，可重复编程并不能实现最低功耗。应对PLD对功耗的挑战，Quick Logic推出了极具竞争力的PolarPro系列FPGA器件。     

QuickLogic针对功耗敏感应用推出PolarPro系列FPGA器件

QuickLogic发布了最新的FPGA产品——PolarProTM系列。PolarPro器件具有费效比高、功耗超低等优点,并提供小型化封装,引领了未来设计趋势。PolarPro系列产品支持便携应用所必须的节能策略,同时保持了传统FPGA器件灵活配置和开发迅速的优势,将在便携电子产品市场为F P G A应用赢     

FPGA器件及其应用

ＦＰＧＡ器件具有高密度、低功耗、系列化、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性，并可随时模拟仿真及调试验证。广泛应用于电子设计的各个领域。本文介绍ＦＰＧＡ器件的基本结构、产品种类、开发系统、设计流程及典型应用。     

40nm FPGA的功耗管理和优势

随着工艺尺寸的减小,数字逻辑电路的漏电流成为当前FPGA面临的主要挑战.静态功耗增大的主要原因是各种漏电流源的增加.图1所示为随着更小逻辑门长度的技术实现,这些漏电流源是怎样随之增加的.此外,如果不采取专门的功耗措施,较大的逻辑电容和较高的开关频率也会导致动态功耗增大.     

FPGA厂商采用创新工艺技术降低28nm器件功耗

在28nm节点下，传统技术在器件功耗改善方面已经达到性能极限，两家领先FPGAF商都选择了高K金属栅极创新工艺，但在具体产品线应用策略上却各有不同。     

使用ISE设计工具优化FPGA的功耗

Xilinx公司设计软件部 SubodhGupta博士,JasonAnderson博士 自从Xilinx公司推出FPGA二十多年来,研发工作大大提高了FPGA的速度和面积效率,缩小了FPGA与ASIC之间的差距,使FPGA成为实现数字电路的优选平台.今天,功耗日益成为FPGA供应商及其客户关注的问题.     

深亚微米CMOS的功耗分析

一、历史回顾 在集成电路家族中,目前CMOS是绝对的望族,占到90%以上,数字集成电路几乎百分之百由CMOS工艺实现.CMOS以互补为特征,包括两方面含义:一是器件极性的互补,所用MOSFET包含N、P两种极性;另一是电路结构的互补,NMOS与相对应PMOS的串、并联接方式互补,这就产生了CMOS集成电路最佳的输出特性和极低的功率消耗.CMOS的输出电平可以达到电源电压VDD和地电平GND,这是TTL、甚至NMOS(即E/D MOS)不可比拟的;CMOS的输出驱动能力虽比不上TTL,但优于NMOS是不成问题的.     

莱迪思发布90nm非易失FPGA系列

莱迪思半导体公司公布了其第三代非易失FPGA器件LatticeXP2系列。LatticeXP2具有增强的性能,双倍增加的逻辑容量达40K查找表(LUT)、性能改进了25%、还加入了专用DSP块,而每个功能的价格减少达50%,静态功耗减少了33%。     

Altera发布高端StratixⅢFPGA提供可编程功耗技术

Altera公司最新发布StratixⅢHIGA系列。该系列具有在业界高密度高性能可编程逻辑器件中最低的功耗。StratixⅢFPGA采用了TSMC的65nm工艺技术．其根本性创新包括硬件体系结构提升和QuartusⅡ软件改进．与前一代StratixⅡ器件相比．这些新特性使功耗降低了50％，性能提高了25％，密度是其两倍。     

65nm FPGA开始新一轮竞争 功耗问题仍是最大挑战

Xilinx公司刚刚推出基于先进的65nm三极栅氧化层技术的Virtex-5系列高性能平台FPGA后,其主要竞争对手Altera也公布了采用了65nm工艺技术的高端Stratix Ⅲ系列产品计划.至此,65nm时代的FPGA的市场争夺正式拉开了帷幕.