共查询到20条相似文献,搜索用时 187 毫秒
1.
分析了CORDIC(Coordinate Rotation Digital Computer,坐标旋转数字计算机)算法的基本原理,给出了基于FPGA和CORDIC算法来实现数字频率校正的具体方案,同时给出了基于FPGA和CORDIC算法实现的正余弦信号发生器的仿真结果。 相似文献
2.
基于CORDIC算法的数字鉴频方法及其在FPGA中的实现 总被引:2,自引:0,他引:2
本文给出了一种适合FPGA实现的基于CORDIC(Coordinate Rotation Digital Computer)算法的数字鉴频方法.首先讨论了利用CORDIC算法进行数字鉴相和一阶差分数字鉴频的原理,然后分别给出在FPGA中实现CORDIC算法的流水结构和迭代结构,通过与XILINX自带CORDIC IPCore资源利用情况的比较及FPGA仿真结果表明,基于CORDIC算法的迭代结构和一阶差分实现数字鉴频的方法是高效可行的. 相似文献
3.
通过对OFDM载波同步的分析,提出了一种基于CORDIC算法的载波频偏的估计和纠正方案.给出了流水线双模CORDIC算法的FPGA设计方法,并通过Modelsim软件给出了仿真结果。 相似文献
4.
基于CORDIC算法的数字中频检波技术研究 总被引:1,自引:0,他引:1
为了解决模拟包络检波器受温度影响大、测试精度不高且丢失相位信息等问题,提出了一种基于CORDIC算法的数字中频检波方案,完成幅度、相位及频率检测功能.首先讨论了数字检波的工作原理,分析了其数学模型,然后给出了基于CORDIC算法的幅度和相位检测方案,并在数字鉴相基础上,介绍了使用一阶差分结构实现数字鉴频的方法,同时分析了差分鉴频中出现的相位模糊问题,给出了如何提高鉴频精度的方法.最后,使用FPGA实现了基于CORDIC算法的数字检波器.通过计算机仿真和应用实例表明,基于CORDIC算法的数字中频检波方案是可行的,并且可以获得较高的测量精度. 相似文献
5.
6.
基于流水线CORDIC算法的数字下变频实现 总被引:2,自引:0,他引:2
数字下变频的FPGA实现通常都是基于查表的方法,为了达到高精度要求,常常需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法的数字下变频实现方案,可有效地节省FPGA的硬件资源,提高运算速度。文章最后给出了该方案的精度分析和实验的仿真结果。 相似文献
7.
频移键控(FSK)是用不同频率的载波来传递数字信号,并用数字基带信号控制载波信号的频率。提出一种基于流水线CORDIC算法的2FSK调制器的FPGA实现方案,可有效地节省FPGA的硬件资源,提高运算速度。最后,给出该方案的硬件测试结果,验证了设计的正确性。 相似文献
8.
在现代数字信号处理领域中,CORDIC算法是一种重要的数学计算方法。该算法采用一种迭代的方式,运算简便,被广泛应用于乘除法、开方以及一些三角函数运算当中。但CORDIC算法需要较高的迭代级数以保证运算精度,在进行FPGA实现时仍然会消耗较多的硬件逻辑资源。为进一步减少CORDIC算法实现时的资源消耗,设计并实现了一种基于折叠变换的CORDIC算法。相比传统的流水结构CORDIC算法,该折叠结构的CORDIC算法消耗的硬件资源大大减少。文中给出了这一方法的实现结构,并给出了仿真结果。 相似文献
9.
10.
11.
12.
一种基于FPGA的数字下变频算法研究 总被引:2,自引:0,他引:2
在宽带中频软件无线电系统中,数字下变频(DDC)是其核心技术之一。介绍了数字下变频的原理,给出了一种基于FPGA的数字下变频算法,讨论了DDC算法中的关键部分数字锁相环(DPLL)、数字滤波器(DF)和数控振荡器(NCO)的实现,并且比较了这种算法与其他实现方法的优缺点。最后对该算法进行了仿真验证。 相似文献
13.
14.
提出一种基CORDIC算法的数字下变频实现方法。首先介绍了CORDIC算法的基本原理,然后讨论了数字下变频中本地数字压控振荡器的CORDIC算法实现。由于采用算法到结构的映射思想,使得该算法能成功地用FPGA来实现,并得到了实践验证。 相似文献
15.
用FPGA实现数字下变频 总被引:8,自引:2,他引:6
在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所采用的高效滤波器——CIC滤波器和多相抽取滤波器的结构和原理。最后,用通过Simulink对数字下变频的性能进行了仿真。在仿真的基础上使用Insigllt公司的FPGA开发系统,用测试电路实测了数字下变频的性能。 相似文献
16.
This paper studies the design and multiplierless realization of a digital down converter (DDC) in a high frequency (HF) radar
receiver. The novel structure mainly consists of a fast Walsh transform (FWT) and an inverse fast Walsh transform (IFWT),
both of which can be implemented using only addition and subtraction. Because the transform kernels of the FWT and the IFWT
are the same, the implementation complexity of the DDC is significantly reduced. Simulation and field test results are given
to demonstrate that the proposed method outperforms the common method and is suited for real-time signal processing of software
digital down conversion in a digital signal processor (DSP), such as the ADSP21060. 相似文献
17.
18.
在FPGA上实现Hvr算法可以充分利用FPGA设计的灵活性和快速性,适合高速数字信号处理。提出了一种利用Altera公司提供的MegaCore开发H可模块的方法,并在FLEX10K系列的FPGA上予以实现,给出了设计框图和仿真波形,并对实现原理进行了详细说明。仿真和应用表明,此模块运算速度快,精度高,工作稳定,且设计成本低。 相似文献
19.
吴拓 《电子信息对抗技术》2010,25(2):79-83
数字接收机是软件无线电的重要环节,使用传统的编写HDL代码的方法实现,需要设计人员对FPGA硬件和HDL语言有较深的认识,一般的信号处理软件人员难以胜任。针对此,提出一种基于Syetem Generator设计实现数字接收机的新方法,其建模简单易行,综合结果可信。 相似文献
20.
数字下变频器主要是实现数字中频/射频信号到基带信号的变换,广泛应用于通信和雷达的数字化接收机设计中,多通道可编程DDC由于在小型化以及通道一致性方面的优势,也成为新型全数字阵列雷达数字T/R组件设计中的一个关键技术。文中介绍了具有完全自主知识产权的四通道可编程数字下变频器ASIC芯片的前端设计,包括芯片系统结构设计、各子模块设计(NCO/CIC滤波器/HB滤波器/FIR滤波器),给出了基于VerilogHDI。语言设计的综合与仿真结果,以及基于SMIC0.18μm库的综合结果。 相似文献