低压、低功耗SOI电路的进展

最近 IBM公司在利用 SOI(Silicon- on- insulator)技术制作计算机中央处理器 (CPU)方面取得了突破性的进展 ,该消息轰动了全世界。SOI电路最突出的优点是能够实现低驱动电压、低功耗。文中介绍了市场对低压、低功耗电路的需求 ,分析了 SOI低压、低功耗电路的工作原理 ,综述了当前国际上 SOI低压、低功耗电路的发展现状。     

SOI—实现低压低功耗集成电路的新技术

近来,ＩＢＭ公司利用绝缘层上的硅（ＳＯＩ）技术成功研制出高速低功耗的微电子主流产品微处理器等离性能芯片,该芯片不仅工作速度显提高,功耗也大幅度下降,充分显现了ＳＯＩ技术的优越性。这也预示着ＳＯＩ技术将逐步走向商业应用。ＳＯＩ技术最突出的优点是能够实现低电压、低功耗驱动。本介绍了市场绎低压、降低耗电路的需求,分析了ＳＯＩ技术实现低压、低耗电路的工作原理,综述了当前ＳＯＩ低压,低功耗电路的新动向。     

一种低压低功耗CMOS ULSI运算放大器单元

基于新型的折叠电流镜负载PMOS差分输入级拓扑、轨至轨(Rail-to-Rail)AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术和Cadence平台的实验设计与模拟仿真,采用2μmP阱硅栅CMOS标准工艺,得到了一种具有VT=±0.7V、电源电压1.1～1.5V、静态功耗典型值330μW、75dB开环增益和945kHz单位增益带宽的LV/LP运算放大器。该器件可应用于ULSI库单元及其相关技术领域,其实践有助于CMOS低压低功耗集成电路技术的进一步发展。     

一种低压低功耗SRAM/SOI单元设计

提出一种改进4管自体偏压结构SRAM/SOI单元.基于TSUPREM4和MEDICI软件的模拟和结构性能的分析,设计单元结构并选取结构参数.该结构采用nMOS栅下的含p+埋沟的衬底体电阻代替传统6管CMOSSRAM单元中的pMOS元件,具有面积小、工艺简单的优点.该结构可以在0.5V的电源电压下正常工作,与6管单元相比,该单元瞬态响应正常,功耗只有6管单元的1/10,满足低压低功耗的要求.     

低压低功耗模拟集成电路设计技术及展望

低压、低功耗模拟集成电路设计受到多种因素的制约。围绕这些制约因素,回顾了国内外在模拟集成电路低压、低功耗设计领域的方法和技术的发展现状,主要涉及:轨对轨设计技术、亚阈值工作区技术、阈值电压降低技术、组合晶体管技术、横向BJT技术、SOI技术等。分析并比较了各种设计方法的优劣;并对模拟电路低压低功耗设计技术的发展趋势进行了展望。     

低压高速CMOS/SOI器件和电路的研制

采用全耗尽CMOS／SIMOX工艺成功地研制出了沟道长度为0．5μm的可在1．5V和3．0V电源电压下工作的SOI器件和环形振荡器电路．在1．5V和3．0V电源电压时环振的单级门延迟时间分别为840ps和390ps．与体硅器件相比，全耗尽CMOS／SIMOX电路在低压时的速度明显高于体硅器件，亚微米全耗尽CMOS／SOI技术是低压低功耗和超高速集成电路的理想选择．     

低压低功耗模拟集成电路设计技术及展望

随着集成电路设计技术及其应用发展,我国在低压、低功耗模拟集成电路的设计和应用方面取得了较好的成绩。但是,由于多种因素的限制,现阶段我国低压低功耗模拟集成电路设计与国际先进水平相比仍存在较大差距。基于此,本文对低压低功率模拟集成电路设计特点展开分析,并对低压低功耗模拟集成电路设计的未来发展进行简要描述,以期可以更好地应用于我国各行各业中。目前,我国CMOS工艺水平不断提高,随着芯片应用频率的逐渐提高,低压低功耗集成电路设计的选择成为当前关注的焦点,尤其是CMOS技术的应用效果更为重要。     

低压低功耗模拟集成电路的发展

集成电路的低压低功耗设计已成为当今微电子领域研究的热点。介绍了集成电路(IC)低功耗设计问题的产生，在讨论IC的低功耗设计技术基础上，重点论述了模拟IC的低压低功耗设计问题，介绍了国内外最新的若干模拟IC低压低功耗解决方案及其特点以及实现方法。     

SOI—21世纪的硅集成电路技术

本文扼要介绍SOI材料的制备技术、SOI的优越性以及SOI的应用。     

一种低压低功耗SRAM/SOI单元设计

提出一种改进4管自体偏压结构SRAM/SOI单元.基于TSUPREM4和MEDICI软件的模拟和结构性能的分析,设计单元结构并选取结构参数.该结构采用nMOS栅下的含p 埋沟的衬底体电阻代替传统6管CMOSSRAM单元中的pMOS元件,具有面积小、工艺简单的优点.该结构可以在0.5V的电源电压下正常工作,与6管单元相比,该单元瞬态响应正常,功耗只有6管单元的1/10,满足低压低功耗的要求.     

SOI高温电路—突破硅集成电路的高温应用限制

常规的体硅基础电路通常只能工作在２００℃以下，ＳＯＩ（Ｓｉｌｉｃｏｎ－Ｏｎ－Ｉｎ－ｓｕｌａｔｏｒ）电路的突出特点之一是可以工作在高温环境。简述了市场对高温电路的需求，并分析了ＳＯＩ电路在高温下的电学特性，讨论了为将ＳＯＩ高温电路商业化，应当解决的一些技术问题。     

CMOS集成电路低功耗设计方法

近年来，功耗问题已成为VLSI设计，尤其是在电池供电的应用中必须考虑的重要问题之一。文章通过对CMOS集成电路功耗起因的分析，对CMOS集成电路低功耗设计方法和设计工具进行了深入的讨论。     

SOI CMOS模拟集成电路发展概述

从SOI CMOS模拟集成电路(IC)中存在的关键问题——浮体效应——及其影响出发，介绍了在解决浮体效应以后，已实现的有代表性的模拟集成电路的发展状况。特别指出了SOI CMOS在实现RF电路及SOC芯片中的优点。     

新型高可靠硅集成电路SOI

SOI是英文Silicon-On-Insulator的简称,意为绝缘衬底上的硅。它通常有两种基本结构,如图1所示。第一种结构的绝缘衬底为蓝宝石,如图1（a）所示。第二种结构的绝缘膜包括SiO2、Si3N4、Al2O3以及其他介质,由于Si/SiO2界面性能稳定,缺陷密度较低,因此SiO2绝缘膜逐渐成为此类结构主流,如图1（b）所示。这两类结构均属于SOI这个范畴,为了区别起见,目前常把第一类结构称之为SOS（Silicon-On-Sapphire）,而把第二类结构称之为SOI。 SOS是制造抗辐射集成电路的首选材料,但SOS材料易碎,晶片面积受蓝宝石晶体的限制,比硅片面积小,芯片成品率很低,而且与硅集成工艺不完全相容,因而成本很     

采用多孔氧化硅形成超薄SOI结构的研究

本文采用多孔氧化硅全隔离技术获得了硅膜厚度小于１００ｎｍ、硅岛宽度大于１００μｍ的超薄ＳＯＩ（ＴＦＳＯＩ）结构．用透视电子显微镜剖面分析技术（ＸＴＥＭ）、扩展电阻分析（ＳＲＰ）、喇曼光谱、台阶轮廓仪和击穿电压测量等技术对多孔氧化硅超薄ＳＯＩ结构进行了分析，结果表明其顶层硅膜单晶性好，硅膜和埋层氧化层界面平整．实验表明硅岛的台阶形貌及应力状况取决于阳极化反应条件．在硅膜厚约为８０ｎｍ的ＴＦＳＯＩ材料上制备了ｐ沟ＭＯＳＦＥＴ，输出特性良好．     

CMOS集成电路的功耗优化和低功耗设计技术

总结了当前已发展出的各个层次的CMOS低功耗设计技术和低功耗设计方法学的研究进展.重点介绍了时序电路的优化、异步设计、高层次电路设计和优化技术.     

SOI技术的机遇和挑战

本文较为系统地描述了SOI技术的特点,分析了SOI技术中存在的问题和发展的潜力,最后得出了SOI技术将在特征尺寸小于0．1um,电源电压小于1V的新一代集成电路技术中得到了广泛应用。     

一种新的SOI射频集成电路结构与工艺

立足于与常规CMOS兼容的SOI工艺，提出了电子束／I线混合光刻制造SOI射频集成电路的集成结构和工艺方案。该方案只使用9块掩模版即完成了LDMOS、NMOS、电感、电容和电阻等元件的集成。经过对LDMOS、NMOS的工艺、器件的数值模拟和体硅衬底电感的初步实验，获得了良好的有源和无源器件特性，证明这一简洁的集成工艺方案是可行的。     

SOI 动态阈值MOS 研究进展

随着器件尺寸的不断缩小,传统MOS器件遇到工作电压和阈值电压难以等比例缩小的难题,以至于降低电路性能,而工作在低压低功耗领域的SOI DTMOS可以有效地解决这个问题。本文介绍了四种类型的SOI DTMOS器件．其中着重论述了栅体直接连接DTMOS、双栅DTMOS和栅体肖特基接触DTMOS的工作原理和性能．具体分析了优化器件性能的五种方案,探讨了SOI DTMOS存在的优势和不足。最后指出,具有出色性能的SOI DTMOS必将在未来的移动通讯和SOC等低压低功耗电路中占有一席之地。