面向敏捷硬件设计的符号模拟器设计与实现

敏捷硬件设计方法中,RTL建模常使用自定义的描述语言,并将设计转换为某种中间格式,为设计验证带来了新挑战。符号模拟技术是(限界)模型检验、等价性检查和测试生成等验证技术的基础,为构建敏捷硬件设计方法验证技术基础,针对PyRTL语言及其中间格式,设计并实现了一个符号模拟器。介绍了符号模拟器的设计原理、转换规则等关键技术。实验结果表明了所实现的符号模拟器的正确性。     

基于布尔过程的组合电路波形模拟

工作频率高和定时严格是现代集成电路的特点,它们要求数字系统模拟器不但可以模拟电路的逻辑行为,而且可以精确地模拟电路的定时特性。文中提出了一个基于布尔过程的波形模拟途径,并介绍了它的理论基础、主要算法思想、所采用的技术、SPICE验证以及实验结果。     

对分法轴角编码器的实现新方法

本文基于十六线的多线旋转变压器作为传感器，对于对分法轴角编码器进行了研究，并提出了一种新的实现轴角前几位（符号位）编码的技术方法。这种方法以数字电路代替大部分模拟电路，减少了控制的复杂度，从而提高了电路的可靠性及测量的准确度。     

STGA的变种及其互模拟验证

为刻画和验证无穷值域上的传值进程，Ｈｅｎｎｅｓｓｙ和Ｌｉｎ先后提出符号迁移图（ＳＴＧ）和带赋值符号迁移图（ＳＴＧＡ）作为传值进程的语义表示模型，并给出了相应的强互模拟算法．为将该方法推广至实际应用中更常用的弱互模拟等价和观察同余的验证问题，该文首先引入了ＳＴＧＡ的一个变种，它与原模型的不同之处在于将符号迁移上赋值和符号动作的执行次序颠倒，因而可定义些种ＳＴＧＡ结果间的符号双迁移关系．文中提出了从正     

基于符号迁移图的互模拟验证算法

符号迁移图是传值进程的一种直观而简洁的语义表示模型，该模型由Hennessy和Lin首先提出，随后又被Lin推广至带赋值的符号迁移图，本文不但定义了符号迁移图各种版本（基／符号）的强操作语义和强互模拟，提出了相互的强互模拟算法，而且通过引入符号观察图和符号同余图，给出了其弱互模拟等价和观察同余的验证算法，给出并证明了了τ－循环和τ－边消去定理，在应用任何弱互模拟观察同余验证算法之前，均可利用这些定理对所给符号迁移图进行化简。     

非线性模拟电路可测试性度量研究

模拟电路的可测试性度量是指导其进行可测试性设计的基础,针对目前非线性模拟电路可测试性分析过程复杂,无法量化的问题,在深入研究模拟电路可测试性度量和非线性模拟电路特性的基础上,利用分段线性方法将非线性模拟电路近似等效为线性模拟电路,并给出了非线性模拟电路可测试性度量的计算方法,极大拓宽了可测试性度量的应用范围;最后通过实例详细讲解了计算过程,并利用模拟电路可测试性度量的定义验证了该结果的有效性,该方法计算量小,不受容差影响,对非线性模拟电路可测试性研究具有一定的指导意义。     

基于矩阵符号函数求解代数Riccati方程的ANN方法

本文基于矩阵符号函数方法，运用神经网络技术的智能特性，给出了一种求解连续及离散代数Ｒｉｃｃａｔｉ方程的ＡＮＮ方法，最后给出这种方法的应用例子，验证了该方法的有效性及可靠性。     

带时间参数布尔函数的符号表示及其在计算电路时间延迟中的应用

本文提出了一种形式表示带时间参数布尔函数（Ｔｉｍｅｄ Ｂｏｏｌｅａｎ Ｆｕｎｃｔｉｎｏ或ＴＢＦ）的新方法－－－带时间参数的二叉判定图（Ｔｉｍｅｄ Ｂｉｎａｒｙ Ｄｅｃｉｓｉｏｎ Ｄｉａｇｒａｍ或ＴＢＤＤ），并将其应用于电路时间延迟的准确计算。ＴＢＤＤ是传统而尔函数的符号表示－－－有序二叉判定图（ＯＢＤＤ）的扩展，可以统一地描述电路的逻辑功能和时间特征。由于采用了有效的压缩和节点共享策略，在典型的应     

二叉决策图在逻辑综合中的应用

二叉决策图（BDDs）是布尔函数的一个表示方法，最近它被广泛于逻辑综合、布尔电路的模拟和测试等领域。在这些应用中，有些基本问题需要解决，其中包括电路图到决策图的转换。本文提出一个转换的方法。文中分两步叙述，首先是对无扇出电路的转换，然后是对有扇出电路的转换，最后把两者结合为一个通用算法。     

基于多项式符号代数方法的高层次数据通路的等价验证

基于BDD或布尔SAT的等价验证方法虽然能够成功验证低层次门级电路,但却难以满足高层次设计验证要求.由此,以多项式符号代数为理论基础,提出了一个高层次数据通路的等价验证算法.深入研究了使用多项式表达式描述复杂数据通路行为的方法,得到了高层次数据通路的多项式集合表示的一般形式.从多项式集合公共零点的角度定义了高层次数据通路的功能等价,给出了一个基于Gr(o)bner基计算的有效代数求解算法.针对不同基准数据通路的实验结果表明了该算法的有效性.     

基于吴方法的符号模型检验

模型检验技术广泛应用于验证并发系统的性质。它的瓶颈一直是内存爆炸问题,将BDD技术引入到模型检验中的方法能有效地缓和状态组合爆炸问题。然而,随着系统规模的增大,BDD的大小仍呈指数增长。吴方法是一种处理多项式的符号计算方法,能有效地求解代数方程组并成功地应用于几何定理机器证明。给出应用吴方法计算表示Kripke结构和CTL公式的多项式的特征列的方法,从而实现对较大规模的系统性质的验证,进一步缓和状态组合爆炸问题。     

Symbolic model checking APSL

Property specification language (PSL) is a specification language which has been accepted as an industrial standard. In PSL, SEREs are used as additional formula constructs. In this paper, we present a variant of PSL, namely APSL, which replaces SEREs with finite automata. APSL and PSL are of the exactly same expressiveness. Then, we extend the LTL symbolic model checking algorithm to that of APSL, and then present a tableau based APSL verification technique, which can be easily implemented via the BDD based symbolic approach. Moreover, we implement an extension of NuSMV, and this adapted version supports symbolic model checking of APSL. Experimental results show that this variant of PSL can be efficiently verified. Henceforth, symbolic model checking PSL can be carried out by a transformation from PSL to APSL and symbolic model checking APSL.     

A Scalable Parallel Algorithm for Reachability Analysis of Very Large Circuits

This paper presents a scalable method for parallelizing symbolic reachability analysis on a distributed-memory environment of workstations. We have developed an adaptive partitioning algorithm that significantly reduces space requirements. The memory balance is maintained by dynamically repartitioning the state space throughout the computation. A compact BDD representation allows coordination by shipping BDDs from one machine to another. This representation allows for different variable orders in the sending and receiving processes. The algorithm uses a distributed termination protocol, with none of the memory modules preserving a complete image of the set of reachable states. No external storage is used on the disk. Rather, we make use of the network, which is much faster.We implemented our method on a standard, loosely-connected environment of workstations, using a high-performance model checker. Initial performance evaluation of several large circuits shows that our method can handle models too large to fit in the memory of a single node. The partitioning algorithm achieves reduction in space, which is linear in the number of workstations employed. A corresponding decrease in space requirements is measured throughout the reachability analysis. Our results show that the relatively slow network does not become a bottleneck, and that computation time is kept reasonably small.     

Memory optimization in function and set manipulation with BDDs

Binary Decision Diagrams (BDDs) are the state-of-the-art technique for many synthesis, verification and testing problems in CAD for VLSI. Many researchers proposed optimized BDD—based representations, but in many complex applications the (working) memory required is still too much. Virtual memory is no alternative solution, because if the working set size for a program is large and memory accesses are random, an extremely large number of page faults significantly modifies the performance of the software. This paper proposes a solution to this problem for a specific application, namely BDD—based exploration of large state spaces, an issue often found in CAD for VLSI. Our ‘divide—and—conquer’ approach for reachability analysis is based on decomposition of state sets carried out at different levels and on an effective use of mass memory. As a result, we are able to explore the state space of large Finite State Machines. At the same time, the technique we develop is orthogonal to a variety of symbolic techniques and graph manipulation procedures and it allows reducing complexity of very common operations. Experimental results, on well known synchronous benchmarks usually used in the field of CAD for VLSI, show that this approach is particularly effective on larger problems as decomposition decreases the amount of working memory, avoids page faulting and makes the overall process more efficient. © 1998 John Wiley & Sons, Ltd.     

融合趋势信息的时间序列符号聚合近似方法

为解决符号聚合近似方法（SAX）表示时间序列时忽略序列局部趋势的问题,提出一种融合形态趋势信息的时间序列符号聚合近似方法。该方法以子序列段中的最大值和最小值以及它们两者之间的相对位置为依据,定义一种新的趋势指标来描述子序列段的趋势,并使用融合趋势指标的符号矢量来近似表示时间序列。针对所提表示方法,给出一种新的距离度量方法,并在UCR数据集和电机转矩数据集上进行分类实验,实验结果表明,所提方法在绝大多数数据集上获得了较SAX方法更高的分类准确率,能够有效弥补SAX方法表示时间序列时忽略局部趋势的不足。     

符号分析在混沌序列模式识别中的应用研究

针对待测时间序列是来自周期信号源、混沌信号源还是随机信号源的问题,提出一种用符号谱定性判定的方法。先对时间序列量化,然后进行编码,继而绘其符号谱。通过对不同类型时间序列的符号谱的对比分析表明,符号谱比K-S熵和功率谱等其他方法更能简单有效地判定时间序列的确定性来源和模式类型。     

一种高效的基于相似性查找时间序列的位符号化表示方法*

到目前为止能够计算字符化时间序列的距离度量的方法很少,为此,提出了一种新的字符化的时间序列表示方法BSAP。该方法既能进行维度约简又允许在符号化后的时间序列表示法上定义距离度量。实验分别在合成数据和实际数据上进行,实验表明该方法具有更高的运算效率且需要较少的空间。     

动漫形象的符号化语言

从符号学的角度对动漫形象进行研究在国内尚属新鲜课题。文章围绕动漫形象的符号生产与传播,从动漫形象的符号文化、符号传播、符号产业三个方面进行尝试性分析,以探索中国动漫文化理论研究新方法,为动漫产业的发展提供新思路。