共查询到19条相似文献,搜索用时 125 毫秒
1.
NiosII嵌入式处理器是用户可配置的通用PdSC嵌入式处理器,是一个非常灵活和强大的处理器。本文结合实例。给出了基于NiosII嵌入式处理器的SOPC软、硬件设计方法。 相似文献
2.
介绍一种利用Altera公司Cyclone Ⅱ系列FPGA和第2代软核处理器Nios Ⅱ的误码率测试仪的设计方法。该测试仪能够满足通信速率在40~175Mbps的通信线路的误码率测量及通信质量评估的要求,具有体积小、功耗低、成本低、测量灵活和易于软硬件升级、硬件可重构等优势,有着很高的实用价值和参考价值。 相似文献
3.
4.
5.
6.
基于SOPC的短波跳频调制解调器设计 总被引:1,自引:0,他引:1
短波跳频通信在军事通信中应用广泛,当前短波跳频调制解调器对可靠性、智能化与灵活性提出越来越高的要求.在Xilinx EDK(embedded development kit)集成环境下,以SOPC(system on programmable chip)技术为支撑,构建了包含可配置软核处理器microblaze及丰富外设接口的短波跳频调制解调器,灵活配置其软硬件平台,设计了基于OPB(on-chip peripheral bus)片上总线的调制解调器外设接口及其驱动.最后给出文件数据收发的应用实例.通过验证,所设计跳频调制解调器的功能正确、配置灵活、抗干扰强、可靠性高,可满足用户需求. 相似文献
7.
8.
介绍基于NiosⅡ的数字视频系统的实现方案。本设计利用Altera公司最新的SoPC(可编程片上系统)解决方案——以NiosⅡ嵌入式软核处理器为核心,实现数字视频系统。文中介绍系统硬件结构和功能,硬件系统程序编写和软件实现程序编写。与传统的FPGA设计方案相比,该方案可提高系统性能,降低软件开发成本和硬件实现风险,具有灵活性、高效性和低成本的特点。 相似文献
9.
介绍了一种基于可编程片上系统(SOPC)的光纤通道(FC)网络接口卡(NIC)的总体设计方案;该方案采用了NiosⅡ软核处理器的嵌入式技术;并将NiosⅡ软核处理器和网络接口卡的控制逻辑集成在一块FPGA芯片中;且数据的发送和接收采用流水技术。测试结果表明该设计方案达到了设计要求,通信性能稳定可靠;该方案极大地提高了系统的集成度和稳定性,使NIC的通信协议得到了极大的简化;由于能够灵活的自定义外设,因此也能够加快NIC开发速度。 相似文献
10.
介绍了基于可编程片上系统的超声检测分析系统。该系统以FPGA芯片EP2C20F48417为数字平台,通过在FPGA中构建SOPC系统,实现了超声波声参量检测、数据处理、结果实时显示、数据存储和输出等功能。通过和其它仪器对比,该系统具有可重配置性好、重量轻等优点,为产品的升级提供了很大的方便。 相似文献
11.
12.
基于DDS/SOPC的谐波信号发生器的设计 总被引:1,自引:0,他引:1
介绍了一种基于DDS/SOPC技术的谐波信号发生器的设计方案,详细论述了DDS的工作原理及SOPC的设计过程。在设计中将DDS模块和MCU模块集成到一个单片FPGA上,使设计出的系统具有集成度高、灵活性好等优点。 相似文献
13.
14.
15.
设计完成了一种多生物电信号采集能力并能完成生物电信号模式识别和辅助诊断的复合式生物电信号检测系统。系统通过具备双通道的低噪声高共模抑制比的前置采集放大电路,可实现心电信号和表面肌电信号两种体表生物电信号的检测。通过FPGA硬件化实现的小波分解模块和在NiosⅡ软核中实现的FFT和BP神经网络算法,可以完成对采集到的心电信号心率监测、QRS波群的检测和ST段形态识别反馈监护者的健康信息;并通过提取表面肌电信号活跃段数据和时频域参数为运动性肌肉疲劳评估提供参考。系统通过LCD屏、音频输出和SD卡存储能够完成对信号实时波形和监护参数显示、报警输出和长时间监护数据的存储。 相似文献
16.
针对无人机(UAV)飞控系统的发展要求,提出了一种基于可编程片上系统(SOPC)技术的设计方案,自顶向下地利用软硬件协同设计方法实现整个过程的设计.主控芯片采用Cyclone Ⅱ系列的EP2C8Q208C8N,进而设计系统的外围电路;借助NIOS Ⅱ软件写入程序实现对无人机的控制.与传统的无人机控制系统相比,该系统适应了集成度高、功耗低、体积小的发展要求.悬停试飞,机体晃动小,且在外界干扰时能自动调整姿态,保持稳定飞行,具有较快的响应速度. 相似文献
17.
18.
研究了基于嵌入式Nios Ⅱ软核的MPEG-4视频解码系统的设计优化,以期提高便携式多媒体播放器视频解码的综合性能。提出了在可编程片上系统(System on a programmable chip,SOPC)中软硬件协同设计方案,通过研究二维离散余弦逆变换、运动补偿、颜色空间转换的硬件IP核优化设计与实现,构建基于Nios II软核软硬件协同设计的视频解码系统。以Altera型号EP2C35F672C8的FPGA为核心的SOPC系统测试结果表明,该系统在运行频率仅为100MHz下,测试码流的码率为1 593.90kb/s时,帧率可以达到35.20f/s,实现了MPEG-4的实时解码,从而使该SOPC软硬件协同设计实现了播放器的低功耗等高性能。 相似文献
19.
介绍了基于SOPC技术的图像显示系统。存储在SRAM中的图像数据经过DMA通道高速传输到VGA控制器,然后由VGA控制器产生时序在VGA显示器上显示。整个系统由一片Mtera公司的FPGA芯片EP1C20以及外围的存储器和接口电路构成。实验表明,采用SOPC技术构建的VGA显示系统体积小、功耗低、可靠性强。 相似文献