用混合源法生长突变浓度分布的硅外延层

业已用一定比例的SiH_4/SiCl_4混合源,生长了突变浓度分布的N/N~+和P/N/N~+层.发现混合源生长外延层的N~+-N过渡区宽度以及N-P之间的补偿区宽度均窄于用SiH_4或SiCl_4单一源生长的情况.     

具有三层复合结构的P型硅外延片制备工艺研究

对10.16 cm(4英寸)三层复合结构P型硅外延片的制备工艺进行了研究。利用PE-2061S型桶式外延炉,在重掺硼的硅衬底上采用化学气相沉积的方法成功制备P~-/P~+/P/P~+型硅外延层。通过FT-IR(傅里叶变换红外线光谱分析)、C-V(电容-电压测试)、SRP(扩展电阻技术)等测试方法对各层外延的电学参数以及过渡区形貌进行了测试,最终得到结晶质量良好、厚度不均匀性<3%、电阻率不均匀性<3%、各界面过渡区形貌陡峭的P型硅外延片,可以满足器件使用的要求。     

结型场效应管生产工艺试验研究

结型场效应晶体管(J—FET)的传统生产工艺是:在P型硅单晶衬底上进行薄层外延后,再进入制管工艺而生产出管芯的.在外延工序中,由于P型单晶片在高温条件下,P型杂质向外溢出污染管道,使获得纯净的N型外延层产生了困难;其次在汉有3μm的外延层厚度的方向上,白于浓度梯度的存在,获得一致性较好的外延层也是困难的.外延管道中的气流是紊流,由此造成外延层厚度的不均匀.在目前的条件下,生长仅3μ的外延层也有0.5μ的不均习值.这就造成了J-FET产中普遍成品率较低,成不高的缺点.     

改革硅平面晶体管常规工艺的研究

选用超高频小功率晶体管3DG15做工艺研究实验.实验的方法、结果及其分析如下.一、实验方法及结果1.基区低温氧化及硼扩散采用N/N~+型硅外延片:外延层厚度d外=9μ,电阻率ρ外=0.3～0.5Ω·cm,层错密度N层≤300个/cm~2.取Ⅰ、Ⅱ两批片,Ⅰ批片按常规工艺条件氧化,Ⅱ批片接改革工艺条     

超薄层常压外延工艺研究

为了满足一种3 mm雪崩渡越二极管的技术要求,改进了常压外延工艺,在PE-2061S硅外延设备上,实现了100 mm硅片超薄外延层的生长.外延层厚度为0.45～0.55μm,外延层与衬底之间的过渡区宽度大于0.2μm.过渡区宽度以及外延层厚度和掺杂浓度的精确控制,提高了器件的微波性能.     

用于SiGe HBT器件的UHV/CVDn-型硅外延研究

利用超高真空化学气相淀积(UHV/CVD)设备,在掺As n+型Si衬底上生长了掺P n-型Si外延层.用扩展电阻法分析了在不同的生长温度和PH3气体流量下生长的Si外延层的过渡区厚度.结果表明,生长温度对n+-Si衬底的As外扩有明显影响,在700℃下生长的Si外延层的过渡区厚度为0.16μm,而在500℃下仅为0.06μm,且杂质分布非常陡峭.X射线双晶衍射分析表明在700℃下生长的Si外延层的质量很高.制作的锗硅异质结晶体管(SiGe HBT)的击穿特性很硬,击穿电压为14.5V,在 V CB =14.0V下的漏电流仅为0.3μA;输出特性很好,在 V CE =5V, I C=3mA时的放大倍数为60.     

Si基HgCdTe材料的电学特性研究

文章研究了Si基分子束外延HgCdTe原生材料、P型退火材料和N型退火材料的霍耳参数、少子寿命等材料电学特性.研究发现,晶格失配导致Si基HgCdTe材料原生材料和N型退火材料迁移率低;Si基原生HgCdTe材料属于高补偿材料,但高补偿性并非材料的固有特性,通过P型退火可使材料变为低补偿材料,迁移率得到提高.采用分子束外延方法制备的3in Si基HgCdTe材料电学性能与GaAs基HgCdTe材料相比,性能还有待提高.改进分子束外延生长工艺提高HgCdTe质量,从而进一步提高迁移率,是Si基外延研究的关键.     

三,四探针测试双极电路外延层电阻率的分析

在双极电路生产中,总希望在正片上较为准确地测定外延层的电阻率.一般说来,三探针测试适用于N/N~+、P/P~+型结构的外延层的电阻率的测试;四探针适用于N/P型结构的外延层的电阻率测试.双极电路所使用的外延片,在外延之前已作有局部埋层,这就不能完好地满足三、四探针的测试条件,如果用三、四探针测试这类外延片的电阻率,总会产生不同程度的误差.     

用于SiGeHBT器件的UHV/CVDn~-型硅外延研究

利用超高真空化学气相淀积(UHV/CVD)设备,在掺Asn+型Si衬底上生长了掺Pn-型Si外延层.用扩展电阻法分析了在不同的生长温度和PH3气体流量下生长的Si外延层的过渡区厚度.结果表明,生长温度对n+-Si衬底的As外扩有明显影响,在700℃下生长的Si外延层的过渡区厚度为0.16μm,而在500℃下仅为0.06μm,且杂质分布非常陡峭.X射线双晶衍射分析表明在700℃下生长的Si外延层的质量很高.制作的锗硅异质结晶体管(SiGeHBT)的击穿特性很硬,击穿电压为14.5V,在VCB=14.0V下的漏电流仅为0.3μA;输出特性很好,在VCE=5V,IC=3mA时的放大倍数为60     

一种获得低补偿比GaAs外延材料新技术

<正>众所周知,GaAs汽相外延中,衬底中的补偿杂质以自掺杂和外扩散的形式进入外延层,引起外延材料的补偿.近年来,从补偿比来研究掺杂GaAs的行为渐渐地受到了重视.我们采用一种新技术生长了具有低补偿比的GaAs外延材料.实验是在AsCl_3/H_2/Ga体系和立式炉中进行.衬底是<100>取向的掺Cr半绝缘GaAs单晶,在同样条件下,采用新技术和普通工艺两种方法生长的外延材料,其结果是,新技术的室温μ_H略高于普通法,而77°K的μ_H却有明显的提高.根据迁移率的结果分析来确定外延层中杂质的补偿比N_A/N_D,结果表明,新技术生长的外延材料,其杂质补偿比,比通常方法生长的要低,较好的结果是<0.2.     

用于HBT的AlGaAs/GaAs MOVPE材料

通过LP-MOVPE研制了实用化的AlGaAs/GaAsHBT材料。采用CCl4作为P型掺杂剂进行基区重掺杂。所作HBT增益为20～35,截止频率fT>50GHz,最大振荡频率fmax>60GHz,X波段功率HBT输出功率大于5W。     

双掺硅P-N结特性

双掺硅单晶片经热氧化后在其表面能够形成浅而均匀的P-N结.本文研究这类P-N结的基本特性,在耗尽层近似下给出P-N结空间电荷区中电场分布和电势的解析表达式,并讨论分析P-N结的光电特点.研究结果说明:双掺硅P-N结很有可能应用于光电器件、太阳能电池、集成电路和某些特殊器件.     

一种背面深槽填充P型多晶硅RC-IGBT

提出了一种新型RC-IGBT,在背面阳极处设置了填充重掺杂P型多晶硅的深槽和FOC浮空电极。器件正向导通时,利用重掺杂P型多晶硅与N型衬底的接触电势差,将槽间的N型衬底部分耗尽,增强了阳极PN结的短路电阻,在较短背面阳极尺寸的条件下实现了RC-IGBT在开启过程中不出现电压折回现象。在器件反向开启过程中,空穴电流经过FOC浮空电极流入P型多晶硅,降低了多晶硅与N型衬底之间的势垒,提高了反向二极管的开启速度,降低了开启过程中二极管的过充电压。仿真结果表明,提出的新型RC-IGBT完全消除了电压折回现象,反向电流的均匀性得到了提高。相比于传统RC-IGBT,该新型RC-IGBT的元胞背面尺寸减小了88.89%,关断损耗降低了26.37%,反并联二极管的反向恢复电荷降低了13.12%。     

The Formation of Shallow Low-Resistance Source-Drain Regions for VLSI CMOS Technologies

As a result of MOS device scaling, very shallow source-drain structures are needed to minimize short-channel effects in 1-/spl mu/m transistors. This can be readily achieved with highly doped arsenic regions for NMOS devices but is more difficult using boron for PMOS devices. In addition, shallow junctions suffer from inherently high sheet resistances due to dopant solid solubility limitations. This paper proposes an improved CMOS source-drain technology to overcome both these problems. The technique employs amorphizing silicon implants prior to dopant implantation to eliminate ion channeling and platinum silicidation to substantially reduce sheet resistance. Counterdoping of the p/sup +/ regions by high-concentration arsenic implantation is used to enable both NMOS and PMOS devices to be manufactured with only one photolithographic masking operation. Using this technique, n/sup +/ and p/sup +/ junction depths are 0.22 /spl mu/ and of 8 /spl Omega/sq. sheet resistance. By creating oxide sidewalls on gate conductors, polysilicon can be silicided simultaneously with diffusions. Results of extensive materials analysis are discussed in detail. The technique has been incorporated into a VLSI CMOS process schedule at our laboratories.     

离子注入高分子材料的研究动态及应用

离子注入聚合物(在一定的能量和一定的剂量),可引起聚合物电导率增加几个到十几个数量级.利用这个特性,可制作导电图样,制作连线,制作p型半导体材料和n型半导体材料,制作pn结,制作二维和三维集成电路互连接.离子注入聚合物还使聚合物的颜色加深,光吸收增加,可制作有机太阳能电池.离子注入聚合物还引起聚合物力学、磁学、光学性质发生变化.     

The behavior of Ni/Au contacts under rapid thermal annealing in GaN device structures

The effect of rapid thermal annealing (RTA) on Ni/Au contacts on P-type GaN was investigated in terms of surface morphology and diffusion depth of metallic species. Ni/Au contacts were evaporated on the P-type 0.5 μm thick top layer of a GaN P/N homojunction. Optical micrographs revealed that the contact morphology degrades when annealed above 800°C for 1 min. At the same time, both Ni and Au atoms strongly diffuse in the P-type layer and even can reach the junction for a 1 min long annealing at 900°C, therefore making the junction structure unoperable. This behavior was evidenced using the Auger voltage contrast (AVC) technique.     

用于GaAs IMPATT二极管的p~+-n_1-n_2-n~(++)多层汽相外延生长

本文报导一种采用双室矩形反应管生长p~+-n_1-n_2-n~(?)多层汽相外延技术.Zn和Sn分别为P型和N型掺杂剂.本技术能避免杂质存贮效应,使多层外延的浓度分布陡峭,p~+层中Zn对n_1层施主补偿小,n_1浓度下降一个数量级时n_1-n_2之间的过渡区为0.05～0.l微米,n_2-n~(?)之间的过渡区约0.5微米.本工作还研究了不同衬托倾斜角α和反应气流速度对外廷层横向均匀性的影响.实验证明,当α=22°时,运用局部气流加速法使外延层横向均匀性得到了明显改善.对于面积为4.5平方厘米的多层材料,5～7微米厚的n_2层,其横向厚度的最大偏差为±4.6%;亚微米厚的n_1层,其横向厚度是最大偏差为±17%;n_1层横向浓度的最大偏差为±5.1%.实验证明,用本技术生长的p~+-n_1-n_2-n~(?)多层材料,在保证有较高的输出效率的前提下,提高了器件的可靠性.材料性能优于传统的液相外延技术.制备IMPATT器件的典型结果为:在8千兆赫下最高的连续波输出功率达2.93瓦,效率20.5%、与Pt H-L结构的器件相比.工作寿命显然较长.文中还对Zn的掺杂行为进行了初步的讨论.     

衬底偏压对硅基高压器件新结构击穿电压特性的影响

提出基于衬底偏压技术的double RESURF结构,称为Sb double RESURF LDMOS。在n型衬底和n型漂移区之间嵌入p型外延层,阻挡器件阻断状态下的纵向电流通路,改变体内电场分布。衬底偏压加强漂移区电荷共享效应,降低漏极下方纵向电场峰,该技术对提高薄漂移区横向功率器件的纵向击穿电压尤其重要。结果表明,在保持较小导通电阻下,该结构较常规LDMOS击穿电压提高97%。     

PbS量子点同质P-N结光电探测器

PbS胶体量子点因其带隙可调、可溶液加工、吸收系数高等优异特性而广泛应用于光电探测器领域。然而基于光电二极管结构的PbS量子点光电探测器通常会使用不同的材料来制备N型层,从而增加了器件设计和工艺的复杂性,不利于这类光电探测器未来在面阵成像芯片中的应用。为简化制备工艺,提出了一种PbS量子点同质P-N结光电探测器,仅通过一种工艺过程实现了器件P型层和N型层的制备。经测试,探测器对不同入射光强度的探测表现出了良好的线性响应;在0.5 V反向偏压作用下,器件在700 nm处的响应度为0.11 A/W,比探测率为3.41×1011 Jones,展现出了其对弱光探测的优异能力。结果表明文中提出的PbS量子点同质PN结光电探测器有助于推动其在面阵成像领域中的发展。     

On the presence of aluminum in thermally grown oxides on 6H-siliconcarbide [power MOSFETs]

N-type and P-type 6H-Silicon carbide wafers, along with P-type silicon control wafers were oxidized in dry oxygen at 1275°C for 45 min. Capacitance-voltage measurements on the SiO₂ films formed on the N-type 6H-SiC and the silicon control wafers yielded near ideal characteristics while the SiO₂ films on P-type 6H-SiC revealed high effective charge and interface state densities. Secondary Ion Mass Spectroscopy performed on the oxides showed significant levels of aluminum and sodium in SiO₂ on both N-type and P-type 6H-SiC but not on the silicon control wafers indicating that neither element was introduced during processing. The presence of aluminum in oxides on both types suggests that it is not solely responsible for the increased effective oxide charge and interface state densities commonly observed in oxides formed on P-type 6H-SiC