采用实时校正技术的时间数字化测量方法

在综述各种时间数字化变换(TDC)方法的基础上,重点介绍了采用数字延迟线的TDC及刻度原理。以及采用嵌入微控制器来实现实时刻度的方法。     

一种基于数字延迟线的新型时间数码变换电路

提出了一种基于数字延迟线的时间数码变换方法,该电路具有精度和稳定性高．扩展性强的优点。在与传统计数式时间数码变换方法结合使用后．在使用低频自激振荡器的情况下,可以对较大动态范围的脉冲宽度进行测量,实现了较小的时间道宽和较高的测量精度。     

GEM探测器延迟线读出方法的模拟研究

采用MATLAB-Simulink环境下的SimPowerSystem程序,对GEM探测器的延迟线读出方法进行了模拟和计算.介绍了延迟线读出电路模型的建立方法,给出了相关的模拟和测试结果.     

一种时间-数字转换NIM插件的研制

介绍一种实现时间-数字转换(TDC)功能的单插宽NIM插件的研制.该TDC插件主要包括基于CPLD的13Bit双沿触发计数器与相关逻辑控制电路,基于高速比较器的NIM-TTL电平转换电路,基于ARM微处理器的读数与通讯控制电路,以及电源变换电路等单元电路.它有两组输入端口,分别用于接收来自两个输入端或同一输入端上顺次到达的Start和Stop信号.采用50 MHz基准时钟时,该插件的有效时间间隔测量范围为0～81.91 μs,最小分辨率为10 ns.初步参数测试结果,以及在μ子寿命测量实验中的应用效果均表明,该TDC插件具有线性度好、电路简洁、可靠性高、功耗低,成本低,而且易于升级等特点.     

一种基于FPGA的高精度单周期TDC设计

设计了一种基于FPGA的高精度TDC,通过延迟链插值和多沿采样等方法,达到与全定制专用集成电路相同的时间精度,实测结果好于9 ps.采用多路选择器阵列和加法器构造的编码器将转换死时间降低到1个时钟周期.设计还使用了自校准的机制,增加了可移植性,可广泛应用于粒子飞行时间探测、核医学影像等领域.     

双环型游标时间—数字变换专用集成电路的设计

低增益雪崩探测器(low-gain avalanche detector, LGAD)是一种硅基半导体探测器,其同时具有高时间精度和高空间分辨能力。由于LGAD的通道密度高,需通过高颗粒度的专用集成电路(application specific integrated circuit, ASIC)完成其高时间精度的读出,该ASIC需包含放大、甄别和时间-数字变换(time-to-digital conversion, TDC)功能。针对LGAD的高精度时间测量需求,本文进行了TDC电路的原型设计与测试验证。该TDC采用游标型的时间量化原理,结合双环型结构与延时差锁定,实现粗细结合的时间测量方式,兼顾了量化步长、电路面积、测量范围和转换时间。测试结果表明,该TDC实现了低于20 ps的最小量化步长和好于10 ps的时间精度。     

高精度短时间间隔测量系统

本文介绍了高精度短时间间隔测量系统建立的全过程,该系统短时间间隔测量的精度可达２５ｐｓ。     

电子能量损失符合谱仪的多路TDC系统

介绍了用于原子分子实验的电子能量损失符合谱仪中的多路TDC系统。按照谱仪的飞行时间质谱仪的需要,设计了一起多停式的多路TDC。该系统已在原子分子实验室的电子能量损失符合谱仪上调试成功。     

延迟线读出的两维多丝正比室成像装置

本文叙述一种基于延迟线耦合读出的两维多丝正比室成像装置。它由多丝室、延迟线、主放大器、定时单道以及时幅变换器等组成。多丝室为流气式,其灵敏面积为20×20cm~2;丝室本身位置分辨率为2.06mm。延迟线为电磁性扁平状结构,其延迟率为6.3ns/mm;上升时间100ns。定时器时间晃动1ns(动态范围为13:1)。最后给出了~(14)C-标记化合物在层析纸分布测量及特别圆圈模型成像实验图像。     

A high precision time-to-digital converter based on multi-phase clock implemented within Field-Programmable-Gate-Array

In this paper, the design of a coarse-fine interpolation Time-to-Digital Converter (TDC) is implemented in an ALTERA’s Cyclone FPGA. The carry-select chain performs as the tapped delay line. The Logic Array Block (LAB) having a propagation delay of 165 ps in the chain is synthesized as delay cell. Coarse counters triggered by the global clock count the more significant bits of the time data. This clock is also fed through the delay line, and LABs create the copies. The replicas are latched by the tested event signal, and the less significant bits are encoded from the latched binary bits. Single-shot resolution of the TDC can be 60 ps. The worst Differential Nonlinearity (DNL) is about 0.2 Least Significant Bit (LSB, 165 ps in this TDC module), and the Integral Nonlinearity (INL) is 0.6 LSB. In comparison with other architectures using the synchronous global clock to sample the taps, this architecture consumed less electric power and logic cells, and is more stable.     

A low dead time vernier delay line TDC implemented in an actel flash-based FPGA

In this paper,a high precision vernier delay line(VDL) TDC(Time-to-Digital Convertor) in an actel flash-based Field-Programmable-Gate-Arrays A3PE1500 is implemented,achieving a resolution of 16.4-ps root mean square value or 42-ps averaged bin size.The TDC has a dead time of about 200 ns while the dynamic range is 655.36 μs.The double delay lines method is employed to cut the dead time in half to improve its performance.As the bin size of the TDC is dependent on temperature,a compensation algorithm is adopted as temperature drift correction,and the TDC shows satisfying performance in a temperature range from –5℃ to +55℃.     

The clock system for LHAASO WCDA based on reduced White Rabbit

Due to the large scale of Water Cherenkov Detector Array in Large High Altitude Air Shower Observatory, the frontend digitization is imperative.Thus a clock distribution system is desired,which broadcasts the synchronous clock signals with low jitter to the frontend electronics distributed in the field of 90 000 m~2.The White Rabbit protocol provides an option,which has been approved to achieve sub-ns accuracy and ps jitter in the synchronization of around 1 000 nodes in the order of 10 km.But the hierarchy of the original is too complex for Large High Altitude Air Shower Observatory application.Thus we proposed a reduced scheme based on the White Rabbit protocol.The validation circuit shows that the clock skew due to the fiber length difference can be adjusted to less than 25 ps and the clock jitter is less than 62 ps.     

星载数模转换器抗辐射性能评估测量系统研制

基于面向仪器系统的外围组件互连扩展(Peripheral Component Interconnection extensions for Instrumentation,PXI)平台,提出并实现了一个高精度、高速、全自动星载数模转换器抗辐照性能评估测量系统。该系统采用开尔文四线法和均值滤波算法对芯片电流与电压进行高精度监测,利用软件配置矩阵开关全自动切换参数测量项,使用PXI总线同步与触发模式控制实现模块化仪器间的高速响应,并使用三次样条算法准确提取单粒子饱和截面与线性能量传输值阈值。基于该系统对一款自主研发的星载数模转换器进行辐照试验,试验结果表明研制的系统能够准确、高效地评估出器件抗辐照性能。系统电压识别精度为0.1?V,最高可支持24位数模转换器监测,单粒子效应电流变化与寄存器翻转监测频率分别为50 Hz与100 Hz,总剂量效应时单次表征参数遍历时间为8 s。     

核电站数字化仪控系统安全保密分析方法研究

核电站数字化仪控系统的信息安全保密分析是核安全级仪控系统软件验证与确认工作的任务之一。按照相关规定,提出了一种基于核安全级仪控系统软件开发全生命周期过程,结合规则检查分析和基于信息流分析的安全保密分析方法。该方法经应用检验能够证实系统在信息安全保密方面的防范能力,在实际项目中得到应用。     

基于AT89C55单片机的3B3光束线狭缝控制系统

介绍了北京同步辐射装置3B3光束线精密可调狭缝控制系统,重点讨论了运用步进电机电细分技术以及采取的可靠性技术措施,分析了系统的先进性、可靠性以及智能化特点。     

一个基于数字示波器的实验室数据采集系统

基于数字示波器的功能,通过编程实现观测信号的自动测量和数据的在线采集和处理。不需专用或标准电子学插件,方便快捷地实现实验室小型数据采集系统的功能,并将其应用于闪烁探测器的单u标定。     

数字化多道脉冲幅度分析技术研究

多道脉冲幅度分析技术正在朝数字化方向发展,基于数字信号处理技术的数字化多道具有脉冲处理能力强、速度快、稳定性高和灵活性强等特点。文章分析了数字核脉冲处理关键技术,利用MATLAB完成了梯形成形、数字基线估计、数字极零零极补偿、极零点识别等核心算法的模拟。给出了数字化多道初步总体设计方案,探讨了工程没计中的关键技术问题,为研制国产数字化核谱仪打下了基础。