共查询到20条相似文献,搜索用时 56 毫秒
1.
本文进一步探讨了有关双反馈晶振低噪声性能的问题,着重分析了石英谐振器静电容C_0对双反馈晶振电路Q倍增固子、石英谐振器Q值及净噪特性的影响。为验证上述C_0的影响,也对不同C_0的石英谱振器的相噪特性进行了测量并得到了与分析一致的结果。 相似文献
2.
阐述了低噪声高次倍频器的设计原理和组成部分,介绍了已研制成功的高性能低相噪X波段100次倍频频率源,经用3047A相噪测试系统严格孬载频为0.3GHz、偏离载频1kHz和100kHz其单边带相位噪声分别达-108dBc/Hz和-122dBc/Hz。分别表明,所用100次倍频器报会加相噪,其理论值达到20logNnB。 相似文献
3.
阐述了噪声产生的机理及噪声的数学模型,提出了低相位噪声高稳晶振设计的方法,介绍了相位噪声的测试方法并绘出了测试结果。 相似文献
4.
牛建民 《信息技术与信息化》2023,(2):140-143
低相位噪声的信号源对雷达、测试测量仪器和UHF RFID等产品的性能起着关键的作用,针对常用锁相环间接频率合成技术,相位噪声一般都达不到-120 dBc/Hz@100 kHz以下的情况,描述了一种采用振荡器加多级倍频器的直接频率合成技术设计的信号源。首先从理论上介绍了射频信号自身相位噪声、倍频器相位噪声以及放大器相位噪声的计算方法,然后给出了该信号源的具体设计方案和器件选型过程,最后实际加工制作了该射频信号源。实验结果表明该信号源在输出频率786.43 MHz、输出功率是7.5 dBm时,相位噪声达到了-148 dBc/Hz@100 kHz。 相似文献
5.
6.
7.
针对数字锁相技术相位噪声的构成和特性进行了探讨与研究,并在对比传统单环锁相方案的基础上,介绍了一种基于晶振倍频信号作为参考进行鉴相的低相噪频率合成器。经测试,传统锁相方案在输出6 480 MHz时,相位噪声为?109.1d B/Hz@10 k Hz。而本文设计的低相噪频率源在使用同样的参考晶振、锁相环芯片以及压控振荡器的情况下,输出相同频率时,相位噪声相比传统方案改善了约8 d B。 相似文献
10.
11.
阐述了研制S波段低相噪参考源所需的晶振相噪特性、倍频器相噪特性,指出研制低相噪参考源的途径,在此基础上研制出了S波段极低相噪参考源,经严格测量,其相位噪声在1kHz处优于-121dBc/Hz,100kHz以外的相噪平底优于-135dBc/Hz。所用20次培频器几乎无附加相噪。 相似文献
12.
13.
介绍了频率为50MHz的低相噪恒温晶振的设计方法,分析了影响晶体振荡器相位噪声的主要因素,同时给出了研制产品的测试结果。 相似文献
14.
介绍了高频低相噪表面贴装晶体振荡器的研制,说明了低相噪晶振设计时应考虑的几个方面,并给出了一组振荡器的对比测试以及研制的晶振测试结果。 相似文献
15.
16.
低相噪数字锁相频率合成器 总被引:1,自引:1,他引:0
常规的数字锁相频率合成器具有电路简单,工作稳定可靠等特点,但由于鉴相器的倍增噪声往往比基准源的倍增噪声还要高,因而输出相位噪声较高,不能令人满意。本文提出一种双回路反馈锁相频率合成方案,成功地解决了这个问题,由于有效地抑制了鉴相器的倍增噪声,可获得较低的输出相位噪声。这种方案适用于诸如雷达系统等对频率源相位噪声有较高要求的电子设备。 相似文献
17.
本文论述的S波段频率综合器,频率范围是2.61 ̄3.96GHz,频率步进为2.5MHz,相位噪声指标〈-(88 ̄93)dBc/Hz,长期频率稳定度为1×10^-9/日,杂散抑制优于55dB,谐波抑制优于50dB,输出功率大于14dBm。 相似文献
18.
19.
对硅双极晶体管低频噪声的本征与非本征两种分量进行了系统的理论分析,并研究了各自的温度特性,在此基础上,设计并研制出一种多晶硅发射极低温低频低噪声晶体管,其等效输入噪声电压。 相似文献
20.
该文提出一种基于级联相位调制器的注入锁定光电振荡器及其频率综合系统。该文提出的光电振荡器利用相位调制实现调制器输出光谱展宽并保持光纤中传播功率恒定,降低光纤非线性效应引入的强度噪声。采用双输出MZI级联平衡探测器的结构完成相位调制到强度调制的转化,提高系统的信噪比,实现频率为9.9999914 GHz、边模抑制比大于85 dB、10 kHz频偏相位噪声为–153.1 dBc/Hz的超低相位噪声信号输出。此外,还基于所提出的超低相位噪声光电振荡器构建了宽带、高性能频率综合系统。联合DDS和PLL的混合锁相技术,所提出频率综合器的输出频率成功覆盖5.9~12.9 GHz,相位噪声达到–130 dBc/Hz@10 kHz,杂散抑制比优于65 dB,跳频时间小于1.48 μs。 相似文献