石墨烯电极有机薄膜晶体管研究

利用化学气相沉积法生长的高性能的层状石墨烯,通过转移和图案化后用作电极,制备了底接触的并五苯有机薄膜晶体管(OTFTs)。原子力显微镜观察发现,石墨烯电极的厚度比一般的金电极薄的多,所以石墨烯电极厚度对并五苯晶粒的生长影响不大。电学性能研究得到器件的输出和转移曲线、开关电流比、阈值电压、场效应迁移率。转移曲线的关态电流约为10-9 A,电流的开关比超过103。基于底接触的并五苯OTFTs的最大场效应迁移率约2×10-2 cm2.V-1.s-1。     

新书推荐——薄膜晶体管（TFT）阵列制造技术

本书主要介绍非晶硅（amorphous silicon，a-Si）TFT阵列大规模生产的制造技术，共13章，内容从TFT元件的结构及特点，到TFT的检查与修复，包括TFT阵列制造清洗工艺、成膜工艺、光刻工艺、不尉辑析和检查修复。本书从11可阵列大规模制造的角度，第一次比较全面地介绍了TFT LCD牛产线的TFT阵列制造工艺技术、工艺参数、生产工艺技术管理、工艺材料规格、设备特性、     

低温氢化非晶硅薄膜晶体管研究

低温薄膜晶体管(TFT)的研究是开发大面积柔性衬底集成电路的基础.采用底栅TFT结构并入刻蚀阻挡层和钝化保护层,通过工艺参数和工艺流程的设计,研制了100℃低温氢化非晶硅TFT.实验对氢化非晶硅活性层、氮化硅介质层薄膜以及TFT特性进行了测试.所研制的低温TFT导通电流与截止电流之比高达106,场效应电子迁移率为0.825 cm2/Vs,表明适于柔性衬底工艺的100℃低温TFT得到了有效实现.     

有机薄膜晶体管阵列面向电子纸像素设计

讨论了有机薄膜晶体管(Organic Thin Film Transistor,OTFT)作为开关器件来驱动电子纸的像素设计,特别是像素电路结构、HSPICE模拟用模型参数和像素平面结构。讨论了有机薄膜晶体管制造过程,并用HSPIC模拟分析了有机薄膜晶体管结构和存贮电容大小对像素波形的影响,结果表明TFT结构的选择依赖于存贮电容的大小。     

高性能钆铝锌氧薄膜晶体管的制备

本文研究并制备了钆铝锌氧薄膜和以钆铝锌氧为有源层的薄膜晶体管。钆铝锌氧薄膜材料的光致发光光谱和透过率说明钆铝锌氧薄膜在透明显示方向的应用潜力。透射电子显微镜揭示了钆铝锌氧薄膜的非晶态微观结构。钆铝锌氧薄膜晶体管显示了良好的转移特性和输出特性。器件开关比大于10~5、饱和迁移率约为10cm~2·V~(-1)·s~(-1)。实验结果表明,钆铝锌氧薄膜可用作氧化物薄膜晶体管的有源层材料;钆铝锌氧薄膜晶体管可作为像素电路的驱动器件。     

磁控溅射成膜温度对纯铝薄膜小丘生长以及薄膜晶体管阵列工艺良率的影响

纯铝薄膜被广泛用作TFT-LCD的金属电极,但纯铝薄膜在热工艺中容易产生小丘,对TFT的阵列工艺的良率有较大影响。本文用磁控溅射的方法在不同温度下沉积纯铝薄膜作为薄膜晶体管的栅极,并通过电学检测、扫描电子显微镜和应力测试等方法对不同温度下沉积的纯铝薄膜的小丘生长情况进行了研究。实验结果表明:纯铝成膜温度提高,薄膜的晶粒尺寸增大,退火后产生小丘的密度和尺寸明显降低,温度-应力曲线中屈服点温度也相应提高。量产中适当提高成膜温度,可以有效抑制小丘的发生,提高TFT阵列工艺的量产良率。     

采用不同透明电极的非晶铟镓锌氧化物薄膜晶体管

采用透明材料ITO和AZO为源漏电极,在室温下利用射频磁控溅射方法制作了底栅结构的非晶铟镓锌氧化物薄膜晶体管。实验发现,制备的薄膜晶体管均表现出了良好的开关特性。其中采用AZO为电极的薄膜晶体管的场效应迁移率为1.95cm2/V.s,开关比为4.53×105,在正向偏压应力测试下,阈值电压的漂移量为4.49V。     

等离子刻蚀制造硅场发射阵列

本文介绍了一种全干法二步刻蚀制造高发射效率的场发射阵列（ＦｉｅｌｄＥｍｉｔｔｅｒＡｒｒａｒｙ－ＦＥＡ）的方法。首先利用等离子刻蚀（ＰｌａｓｍａＥｔｃｈｉｎｇ－ＰＥ）的各向同性在由ＳｉＯ２掩模的硅衬底上刻出平顶尖锥，然后再利用反应离子刻蚀（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ－ＲＩＥ）的各向异性，在ＰＥ的基础上进一步刻蚀来拔高尖锥并减少尖锥顶部的面积，以得到理想形状的ＦＥＡ尖锥。这种方法比ＲＩＥ一步刻蚀法和湿法刻蚀加ＲＩＥ二步法简单可靠。     

氧化物薄膜晶体管刻蚀阻挡层PECVD沉积条件研究

为实现氧化物TFT(Indium Gallium Zinc Oxide Thin Film Transistor,IGZO TFT)特性的最优化,采用I-V数据和SEM(Scanning Electron Microscope)图片研究蚀阻挡层(Etch-Stop Layer,ESL)沉积条件与氧化物TFT特性的关系。通过调整沉积温度、正负极板间距、压力和功率,分析了PECVD沉积ESL SiO2的成膜规律,并对所得到的TFT进行了特性分析。发现ESL膜层致密性过差时,后期高温工艺会造成水汽进入IGZO半导体膜层,从而引起TFT特性恶化。而采用高温、高压力等方法取得高致密性的ESL膜层由于高强度等离子体对IGZO本体的还原反应也会致使TFT特性劣化。结果表明,在保证膜层致密性前提下,等离子体对IGZO本体伤害最小的ESL沉积条件才是最优化的ESL沉积条件。     

具有无机有机双绝缘层和修饰电极的薄膜晶体管

研究了有机薄膜晶体管器件.器件是以热生长的SiO2作为有机薄膜晶体管的栅绝缘层,酞菁铜作为有源层的.实验表明采用一种硅烷耦合剂-十八烷基三氯硅烷(OTS)修饰SiO2可以有效地降低栅绝缘层的表面能从而明显提高了器件的性能.器件的场效应迁移率提高了2.5倍、阈值电压降低了3 V、开关电流比从103增加到104.同时我们采用MoO3修饰铝作为器件的源漏电极,形成MoO3/Al双层电极结构.实验表明在同样的栅极电压下,具有MoO3/Al 电极的器件和金电极的器件有着相似的源漏输出电流Ids.结果显示具有OTS/SiO2双绝缘层的及MoO3/Al 电极结构的器件能有效改进有机薄膜晶体管的性能.     

基于溶液法的规则排列连续晶畴的金属诱导多晶硅薄膜及薄膜晶体管(英文)

介绍了一种新的金属诱导多晶硅技术。该技术的核心是预设规则化晶核定位孔和镍源补充孔与溶液浸蘸技术的结合。以定位孔为晶化的起始点,晶化过程中消耗的镍可通过分布在周边的镍源补充孔中的镍给予补充。这样可以大大降低晶核定位孔中的初始镍量,使整个多晶硅薄膜中不存在明显的高镍含量区。即包括晶核定位孔、镍源补充孔在内的整个多晶硅薄膜区域内,能形成连续晶畴的多晶硅薄膜,都可作为高质量TFT的有源层。根据晶核定位孔分布形式的不同,可以设计成规则、重复的分布形式,获得正六边形的蜂巢晶体薄膜和准平行晶带晶体薄膜。这些规则形成的晶畴形状与尺寸相同,可准确地控制晶化的过程,具有晶化时间的高可控性和工艺过程的高稳定性,故而适合于工业化生产的要求。利用些技术,当温度为590 ℃时,可将晶化时间缩短至2 h之内。用这种多晶硅薄膜为有源层,所得多晶硅TFT的场效应迁移率典型值为～55 cm2/V.s ,亚阈值斜摆幅为0 .6 V/dec ,开关电流比为～1×107,开启电压为-3 V。     

自缓释镍源的横向诱导晶化多晶硅薄膜晶体管

以镍硅合金靶作为溅射源,采用磁控溅射方法制备了一种自缓释镍源. 控制合适的自缓释镍源的准备条件,以单一方向横向晶化条件对非晶硅薄膜进行再晶化,可以获得低残余镍含量、大晶粒、高薄膜质量的多晶硅. 以此多晶硅为有源层进行了薄膜晶体管研究. 制备的p型TFT器件具有良好的特性,可有效地减小漏电流,同时具有很好的均匀性和稳定性.     

自缓释镍源的横向诱导晶化多晶硅薄膜晶体管

以镍硅合金靶作为溅射源,采用磁控溅射方法制备了一种自缓释镍源.控制合适的自缓释镍源的准备条件,以单一方向横向晶化条件对非晶硅薄膜进行再晶化,可以获得低残余镍含量、大晶粒、高薄膜质量的多晶硅.以此多晶硅为有源层进行了薄膜晶体管研究.制备的p型TFT器件具有良好的特性,可有效地减小漏电流,同时具有很好的均匀性和稳定性.     

磁控溅射ZnO基TFT的研究

采用直流磁控溅射在SiO2/n-Si(111)衬底上沉积了Al薄膜,经过光刻、刻蚀形成源漏极,再采用射频磁控溅射沉积ZnO薄膜作为有源层,成功制备了底栅顶接触结构的ZnO-TFT,Al膜厚135nm,ZnO膜厚110nm.实验结果表明,薄膜晶体管展示出明显的栅控特性以及饱和特性,ZnO薄膜沿C轴择优取向生长,且在可见光...     

双栅酞菁铜有机薄膜晶体管

有机薄膜晶体管以其成本低、柔性好、易加工等优点越来越受到人们的青睐,目前已广泛应用于低端器件。为了获得更实际的应用,OTFTs的性能还需进一步的提高和改善。文章中以酞菁铜(CuPc)为有机半导体材料,制备了双栅结构的有机薄膜晶体管,其阈值电压为-4.5V,场效应迁移率0.025cm2/V.s,开关电流比Ion/Ioff达到9.8×103,与单栅有机薄膜晶体管相比,双栅器件在更低的操作电压下获得了更大的输出电流,场效应迁移率更高,而且通过对两个栅压的调节,对导电沟道实现了更好的控制,器件性能有了较大的提高。     

ZnO基薄膜晶体管的研究

ZnO是一种宽带隙的光电半导体材料,能应用于很多领域,如可用在压敏变阻器、声表面波器件、气敏元件、紫外光探测等。ZnO也可以作为有源层应用于薄膜晶体管(TFT)中。ZnO基薄膜晶体管具有以下突出优势:对于可见光部分平均具有80%以上的透射率,迁移率可以高达36cm2/V·s,开/关电流比大于106,可在较低温度(甚至室温)下制备。基于这些优点,ZnOTFT具有取代有源矩阵液晶显示器中常规a-SiTFT的趋势。同时对ZnOTFT的研究也推动了透明电子学的发展。本文阐述了ZnOTFT优越的电学性能,指出了其目前尚存在的不足,并对其发展前景进行了展望。     

多晶硅薄膜晶体管亚阈值区准二维模型(英文)

从准二维泊松方程出发,结合多晶硅扩散和热发射载流子输运理论,建立了多晶硅薄膜晶体管亚阈值电流模型。由表面势方程及亚阈值电流方程求得包含陷阱态和晶粒尺寸的亚阈值斜率解析表达式。模型具有简明的表达式,并且在大晶粒和低陷阱态情形下可简化为传统长沟道MOSFET亚阈值区模型。仿真结果与试验数据符合得很好,验证了模型的正确性。     

非晶硅薄膜晶体管的热阻模型

基于能量方程、热流方程和边界条件,推导出了非晶硅薄膜晶体管的沟道热阻模型。采用该模型可准确预估器件有源层内的平均温度。在沟道热阻模型的基础上,考虑器件间场氧化层和金属互联线的影响,建立了非晶硅薄膜晶体管的二维热阻模型。采用该模型可描述器件有源层内温度的横向分布,并快速预估沟道内的最高结温。最后,将模型预测结果与器件模拟仿真结果进行了对比,两者拟合良好。     

Low-Temperature Materials and Thin Film Transistors for Flexible Electronics

This paper addresses the low-temperature deposition processes and electronic properties of silicon based thin film semiconductors and dielectrics to enable the fabrication of mechanically flexible electronic devices on plastic substrates. Device quality amorphous hydrogenated silicon (a-Si:H), nanocrystalline silicon (nc-Si), and amorphous silicon nitride (a-SiN/sub x/) films and thin film transistors (TFTs) were made using existing industrial plasma deposition equipment at the process temperatures as low as 75/spl deg/C and 120/spl deg/C. The a-Si:H TFTs fabricated at 120/spl deg/C demonstrate performance similar to their high-temperature counterparts, including the field effect mobility (/spl mu//sub FE/) of 0.8 cm/sup 2/V/sup -1/s/sup -1/, the threshold voltage (V/sub T/) of 4.5 V, and the subthreshold slope of 0.5 V/dec, and can be used in active matrix (AM) displays including organic light emitting diode (OLED) displays. The a-Si:H TFTs fabricated at 75/spl deg/C exhibit /spl mu//sub FE/ of 0.6 cm/sup 2/V/sup -1/s/sup -1/, and V/sub T/ of 4 V. It is shown that further improvement in TFT performance can be achieved by using n/sup +/ nc-Si contact layers and plasma treatments of the interface between the gate dielectric and the channel layer. The results demonstrate that with appropriate process optimization, the large area thin film Si technology suits well the fabrication of electronic devices on low-cost plastic substrates.     

Defect Passivation by Selenium-Ion Implantation for Poly-Si Thin Film Transistors

Low-dose (10¹³ cm^-2) selenium-ion implantation prior to pulsed-excimer-laser crystallization is investigated as a low-thermal-budget defect-passivation technique for polycrystalline silicon TFTs. Selenium defect passivation is found to be effective for improving TFT performance and for providing superior TFT reliability as compared with hydrogenation. Ion implantation, passivation, polycrystalline silicon (poly-Si), selenium (Se), thin-film transistor (TFT).