一种产生变频多模信号的新方法

直接数字频率合成（DDS)技术是一种新型的频率合成技术,它具有较高的频率分辨率,能快速实现频率切换,又能在频率改变时保证相位的连续性。但是,专用的DDS集成芯片输出波形及频率范围通常是固定的。在研究专用DDS电路构成的基础上,对专用DDS的电路结构进行了扩展,增加了数据分配器和存储不同波形数据的ROM及外围控制电路模块,在大规模可编程FPGA芯片上实现了波形可编程、频率可编程的多模信号变频系统。该变频系统能够实现正弦波、三角波、锯齿波、方波等波形的选择及每种波形频率的变换。系统将PLL倍频、分频电路、数据选择器、数据分配器、频率字输入模块、DDS信号发生器、键控等模块集成在一块可编程FPGA芯片上,这在很大程度上提高了多模变频信号电路的集成度和可靠性。由于FPGA的系统可编程特性,系统实现的参数可通过现场编程调整,增加了电路适配的灵活性。     

基于FPGA的程控滤波器设计与实现

设计一个由现场可编程门阵列(FPGA)控制的滤波器。该滤波器主要由3个模块组成:前置放大、滤波电路、FPGA显示与控制电路等利用FPGA作为放大器及程控滤波器电路中继电器组的控制模块,实现了可编程放大参数的设置以及低通和高通滤波截止频率的数字控制。基于FPGA技术,使得该系统具有抗干扰能力强,可靠性好等优点。对系统进行了测试,结果表明符合设计要求。     

基于CPLD/FPGA的等精度频率计设计

讨论了基于CPLD/FPGA的可编程逻辑器件,借助单片机AT89C51;利用标准频率50～100MHz的周期信号实现系统计数的等精度测量技术.同时采用闸门测量技术完成脉宽,占空比的测量.     

基于SoPC的雷达物位计频率源的设计与实现

在FPGA中实现可编程片上系统(SoPC)是嵌入式系统设计的方向之一.以SoPC技术为支撑,将直接数字频率合成器(DDS)、NiosⅡ处理器和锁相环(PLL)嵌入FPGA中,构成工业雷达物位计频率源.实验表明此频率源较好地抑制了相位噪声、并且频率分辨率高、相位可调.该方案极大地简化了硬件电路,且具备软硬件系统在线可编程的功能.     

基于FPGA的多功能信号发生器的设计

本系统主要是以FPGA基础上实现的多功能信号发生器,该信号发生器主要能够实现正弦波、三角波、方波的信号输出。主要是以现场可编程门阵列FPGA为主要部件,实现直接数字频率合成器DDS的设计。     

基于FPGA直接数字频率合成两种控制电路设计

本文介绍了利用FPGA器件实现直接数字频率合成的两种控制电路方案,即采用相位累加器和比例乘法器实现控制。介绍了它们工作原理和设计实现。控制电路设计采用VHDL语言和原理图相结合的形式,在FPGA芯片EPF10K片内实现。由此控制电路组成的直接数字频率合成与单片机相结合,可以方便、灵活和准确地实现信号发生器。     

嵌入式数字锁相环的设计与实现

介绍了应用VHDL技术设计嵌入式数字锁相环的方法，给出了系统仿真结果，并用可编程逻辑器件FPGA予以实现。该锁相环能够实现正交锁定或反相锁定，并具有控制灵活、锁定频率高和系统稳定性好等特点。     

基于FPGA的直接数字频率合成器设计

随着数字集成电路和微电子技术,尤其是现场可编程门阵列(FPGA)器件的发展产生了第三代频率合成技术--直接数字频率合成(DDFS).本文介绍了利用可编程逻辑门阵列FPGA器件实现直接数字频率合成器(DDFS)的工作原理;给出了利用ALTERA公司的FPGA芯片(FLEX10K系列EPF10K10LC84-4器件)完成DDFS系统设计的具体方法.在设计中所用编程语言是VHDL.     

基于现场可编程门阵列的分频器的设计

现场可编程门阵列FPGA是近年来迅速发展的可编程ASIC器件,介绍了FPGA的特点和应用范围,并用FPGA设计不同频率和同频率不同相位的分频器,其中FPGA采用VHDL语言编写。现场可编程门阵列(FPGA)是近年来迅速发展起来的,一种可编程ASIC器件,本文介绍了特征和FPGA和FPGA设计了一种使用不同频率的分频器,采用VHDL语言进行编写。     

基于FPGA的多功能数据采集系统设计

设计了一种以现场可编程门阵列(FPGA)为核心的数据采集系统.系统具有4个采集通道,直接通过上位机的指令配置,可根据实际需求选择实时采样或高速采样.设计了采集系统的硬件电路,开发了FPGA程序,以实现数据采集、存储、自动电桥平衡、状态反馈等功能,采用RS-232串口方式与上位机通信.实验证明:系统实现了预期功能,可达到实时采样频率为2.88 kHz和高速采样频率为91.5 kHz的数据采集.     

基于FPGA的图像采集与VGA显示系统

针对传统的PCI图像采集卡的弊端,利用Altera公司的DE2开发平台,设计了基于现场可编程门阵列(FPGA)的图像采集与VGA显示系统。该系统以嵌入了NiosⅡ软核的可编程逻辑芯片FPGA作为控制器,以图像传感器、数字存储器、视频D/A转换器、VGA显示接口等作为FPGA外设,利用可编程片上系统(SOPC)技术实现对FPGA及其外设的编程与控制,最终实现对实时图像的采集、处理与显示。设计结果表明,利用SOPC技术实现的电子系统具有设计方法灵活高效、可移植性强、易于实现高速数据采集、通用性好等优势。     

基于FPGA的频率测量仪设计

随着可编程器件的快速发展,FPGA已经广泛应用在各个领域。由于其性能的稳定性和设计的灵活性,因此本设计也采用了FPGA为主控单元,实现了用于测量信号频率的频率测量仪。在保证精度的基础上,用Verilog硬件描述语言制定了三个模块,以实现系统的整体功能,并对系统实现的整体功能进行了仿真验证。     

基于FPGA的直接数字频率合成技术研究

介绍了直接数字频率合成(DDS)技术的设计原理、方法及结论。重点介绍DDS技术在FPGA中的实现方法,采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片,使电路具有结构简单、可编程控制等特点。     

基于FPGA的LED显示控制系统的设计和实现

本文描述了一个基于可编程逻辑器件的全彩LED显示系统的设计的过程,这个系统能够基于硬件产生LED更多颜色灰度.详细分析了其工作原理,并依据其原理,设计出了基于FPGA的控制电路.     

跳频通信信号源的研制

介绍了一种基于FPGA和DDS(DirectDigitalSynthesizer)技术的跳频信号源实现方案。DDS采用AD公司的最新频率合成器件AD9852,其中频率控制字存储在FPGA内部RAM单元中,FPGA通过40针总线接口向AD9852写入频率控制字。该信号源具有可编程、可升级的优点。     

一种通信控制电路抗瞬时干扰方法

设备控制电路能否可靠工作是设备应用、开发领域工作者十分关心的问题。IIC总线和现场可编程门阵列（FPGA）．对影响控制电路稳定工作的瞬时干扰进行了分析，重点介绍了利用单片机和FPGA实现软件抗瞬时干扰的工作原理．给出了软件抗瞬时干扰的设计和应用实例，最后讨论了软件抗瞬时干扰的应用前景。     

基于EDA技术的频率计系统研究与设计

本文主要研究介绍了一种基于EDA技术的频率计系统,系统通过采用硬件语言VHDL自顶向下的设计方法来设计实现频率显示功能,其中频率的显示控制电路和频率的测量电路是设计的核心内容,系统的辅助电路多通过硬件电路来实现完成。基于EDA技术的频率计系统主要是由基准频率信号电路、显示控制和频率测量电路、显示输出电路、电源电路构成,采用EP2C8Q208C8型号的FPGA芯片作为系统的核心电路。     

基于FPGA的并行DDS

介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式,输出频率范围250MHz～350MHz,频率分辨率6Hz,寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点,可用于雷达、电子战领域的宽带信号产生。     

RS+交织+卷积码级联纠错的FPGA实现

为了提高编解码速率，更好地满足实时收发系统的要求，本文提出了采用由纯硬件电路构成的现场可编程逻辑门阵列（Field Programmable Gate-Array，FPGA）取代CPU系统的纠错码策略．该策略先把RS（Reed Solomon）、交织、卷积编解码分别模块化，然后通过端口映射方式对它们进行逻辑组织以实现整个编解码的级联．分析表明，用FPGA构成的纠错码系统不仅使电路大大简化，稳定性得到极大提高，而且可编程逻辑器件的高智能化使整个系统的设计、调试周期大大缩短．     

RS+交织+卷积级联纠错码的FPGA实现

为了提高编解码速率，更好地满足实时收发系统的要求，本文提出了采用由纯硬件电路构成的现场可编程逻辑门阵列（Field Programmable Gate-Array，FPGA）取代CPU系统的纠错码策略．该策略先把RS（Reed Solomon)、交织、卷积编解码分别模块化，然后通过端口映射方式对它们进行逻辑组织以实现整个编解码的级联．分析表明，用FPGA构成的纠错码系统不仅使电路大大简化，稳定性得到极大提高，而且可编程逻辑器件的高智能化使整个系统的设计、调试周期大大缩短．