VLSI片上互连线电感提取技术及考虑电感效应的互连分析

VDSM工艺下，芯片的高速、高集成度趋使电磁耦合作用不容忽略；而电感效应的引入使VLSI设计和验证变得复杂，本文阐述了VLSI片上互连线电感提取技术现状及发展方向，对各类提取方法作了扼要比较；同时探讨了互连分析中包含电感效应时存在的部分问题和解决办法，以期作为提高VLSI设计、分析和验证效率的有效向导。     

三维寄生电感提取中一种多右端方程求解方法

本文介绍应用PEEC模型提取VLSI电路中3-D互连寄生电感电阻中出现的多右端线性方程组求解问题.在种子投影多右端方程求解方法EGCR^[5]的基础上,本文提出一种改进的EGCR方法MEGCR,达到有控制地扩大搜索空间以减少所需正交化时间的目的.它显著加快了多右端方程组的求解速度,在可比精度下,右端数约为30时,综合运用多右端技术及多极加速的本文方法比先进的FastHenry^[1]快数十倍.     

基于K参数思想的快速三维互连电感电阻提取算法

在GHz以上高频集成电路中,电感寄生效应已严重影响了电路性能,必须研究有效的算法提取互连电感电阻.本文基于K参数(电感矩阵的逆)较好的局部化特性,提出适应高频情况的互连电感电阻提取算法.通过采用有效的窗口选择技术和导体细丝划分,以及在细丝电感计算复用和导纳矩阵求逆两方面的改进,本文算法可有效处理复杂的多层互连结构,在保持较好精度的情况下,计算速度比FastHenry快上百倍.     

VLSI互连寄生电容准三维多极加速提取

随着VLSI向深亚微米发展,需要快速而精确地计算互连寄生电容以保证高性能电路设计的正确性.本文介绍一个单介质准三维电容提取软件.在位势理论建立的间接边界积分方程中,它在导体表面采用线电荷近似面电荷的思想简化3-D结构,并采用多极加速法进一步降低计算复杂度.由于既保留了三维形体的空间架构,又使大量电荷积分降为一维,取得了精度与速度的良好平衡.数值计算结果表明,其计算复杂性为O(n),n为边界元数.     

芯片内互连线电阻和电感频变分布参数提取

本文使用导体截面矩量法提取芯片内互连线电阻和电感频变分布参数。根据芯片内多接地导体的情况重新推导了公式 ,实现了对算法的改进。研究了硅衬底导电率变化对金属绝缘半导体传输线的分布电阻和分布电感参数的影响。通过两个例子的计算 ,证明算法可应用于芯片内互连线参数提取。     

VLSI互连线频变K参数和频变电阻的有效提取算法

在GHz以上高频集成电路中,必须考虑互连线的电感寄生效应,以便对电路性能进行准确的分析和验证. K参数矩阵(部分电感矩阵的逆)由于其较好的局部化特性,被广泛接受并应用于对互连电感效应进行建模.但多数已有文献未考虑高频效应或效率不高.本文提出一种新的三维频变K 参数提取算法,通过与窗口技术相结合、以及窗口内线性方程组的有效求解,该算法具有较高的计算效率,同时,在此基础上,通过少量额外运算还可得出频变电阻.数值实验表明,该算法可处理复杂的互连结构,并且在保持较高准确度的情况下,其速度比电感提取软件FastHenry快几十至几百倍.     

快速计算频变互连电感电阻的加权平均法

通过引入导体细丝的电流值占总电流的比例作为权重系数,将现有的仅能计算低频互连电感的平均值公式推广到高频情况;并通过分析功耗计算公式,得到类似形式的加权平均公式,可用于计算高频下的互连电阻.分析和数值结果都表明,该方法可适用于全频段下互连电感电阻的计算,与FastHenry相比,在保持精度的同时,计算时间可减少3/4.     

快速计算频变互连电感电阻的加权平均法

通过引入导体细丝的电流值占总电流的比例作为权重系数，将现有的仅能计算低频互连电感的平均值公式推广到高频情况；并通过分析功耗计算公式，得到类似形式的加权平均公式，可用于计算高频下的互连电阻．分析和数值结果都表明，该方法可适用于全频段下互连电感电阻的计算，与FastHenry相比，在保持精度的同时，计算时间可减少３／４．     

基于神经网络的片上互连线电感提取法

通过将具有自学习能力和记忆功能的神经网络应用于平行导体间的电感计算，结合移动窗口方法搜索作用域，实现片上互连寄生电感参数提取。仿真例子表明，此方法能够快速、有效地实现电感提取，可作为VLSI互连线性能分析、设计的有效向导。     

高频互连线RLC寄生参数提取和低阶建模

随着芯片尺寸的减小和信号频率尺寸的进一步提高,对高频信号传输线的高频寄生参数的提取和建立有效的模型变得越来越重要.基于考虑趋肤效应的导体2维切分的方法得到传输线的RLC等效网络矩阵,然后使用一种模型降阶的方法来得到简单通用有效的传输线模型,从而提高了20%的传输线模型的运算效率.     

Inductance Modeling for On-Chip Interconnects

As the operation frequency reaches gigahertz in deep-submicron designs, the effects of inductance on noise and delay can no longer be neglected. Most of the previous works on inductance extraction are field-solvers, which are intrinsically more accurate but computationally expensive. Others focus on modeling the inductances of special routing topologies such as the bus structure. Therefore, it is not suitable to incorporate them on-line into a layout (placement and routing) tool for inductance (delay and noise) optimization. In this paper, we consider the overlapping of unequal wire lengths and dimensions to efficiently extract the loop inductance from the coplanar interconnect structure. The difference between our simulation results and the estimation values obtained by FastHenry [12] is within 10% for practical cases. In particular, our modeling is extremely efficient, and thus can be incorporated into a layout tool for inductance optimization.     

一种快速的三维VLSI互连电容提取方法:虚拟多介质方法

本文提出一种基于直接边界元方法的虚拟多介质(Quasi-Multiple Medium,QMM)加速方法,并将它应用于三维VLSI多介质互连电容的计算中.QMM方法将三维互连电容器中的单层介质看成由多个虚拟介质组成,从而大大减少了系数矩阵中的非零元数目,最终使计算时间和存储空间显著减少.通过比较QMM算法与非QMM算法,以及商业软件Raphael对实际三维互连结构的计算,结果表明QMM算法在保持计算准确性的同时,可使电容提取的效率得到显著提高.     

基于小波加速的三维导体结构频变电感参数提取

本文首次次多分辨率稀疏化技术引入有耗三维导体结构频变电感参数的提取过程中,通过多分辨率分解对稠密的部分电感矩阵进行稀疏比,有效地加速了对紧耦合部分元等效电路的修正节点分析过程。分别计算了单根导体以及一个矩形螺旋电感的例子。数值结果表明该方法可以显著提高参数提取的效率。