FPGA for DSP的精彩问答

问：现在DSP跟徽处理器结合的情况比较多，实现DSP功能的FPGA是否也要和徽处理器合作？ 答：现在90％以上的FPGA都运用在处理器上，这也正是FPGA这方面的优势。你可以用FPGA的逻辑搭建一个软处理器，也可以选用具有内嵌硬处理器的产品。因此，可以很容易在FPGA上实现微处理器的性能。     

赛灵思统一FPGA平台,28nm产品面世

曾经有业内人士说过,当FPGA的性价比达到一个与ASIC相比,可以令公司接受的地步,我们会毫不犹豫的选择FPGA,因为它可以让我们的产品你更快面世,而所有人都知道时间就是金钱.这是一个医疗电子领域新公司的声音.当FPGA产品真正实现高性能、低功耗之后,或许会是一场革命?七月北京,赛灵思公司质量管理和新产品导入全球高级副总裁,亚太区执行总裁汤立人和赛灵思公司亚太区市场及应用总监张宇清,带来了赛灵思最新产品系列--28nm 7系列FPGA新产品Vitrtex-7、Kintex-7和Artix-7.     

在FPGA上建立一个UWB脉冲发生器

用大多数FPGA都可以实现一个数字UWB（超宽带）脉;中发生器。本设计可以创建一个两倍于FPGA时钟频率的脉冲信号（图1）。以前的设计要采用异步延迟．才能制造出所需频率的脉冲。不过该设计需要一只支持三态上拉的FPGA．如Xilinx公司的Virtex2（参考文献1）。     

构造独特的8051(下)

设计对比回顾图1和图2,图1中FPGA上的大多数PIO引脚用于扩展8032的总线。因此,相当一部份逻辑和布线资源须用于总线存取/路由和地址解码。由于RF模块接口采用UART模式且8032仅有一个UART ,必须用软件实现一个由定时器中断驱动的软UART。为节省FPGA有限的I/O引脚资源,该设计使用了串行接口的键盘。图1中用到的LCD模块基本上是一个内带LCD通用驱动器、LCD段驱动日历和LCD控制器的图形显示模块。为使8032能驱动此图形LCD模块,首先需执行到FPGA的地址写操作。而后,FPGA将在随后向LCD模块的写操作中发出LCD_WR-和L…     

IC设计与应用

今天FPGA是ASIC与FPGA的混合体如果你设计一款调制解调器芯片,那么没有必要把它缩小至45纳米。需要采用先进工艺技术的应用越来越少,这些工艺技术仅仅被那些需要非常多晶体管的人所使用。这就是为什么在某些应用,像汽车行业,仍然采用180纳米和130纳米工艺技术。     

全新逻辑分析模块加强逻辑分析仪扩展能力

FPGA在今天的数字设计中起着越来越重要的作用,在你的FPGA设计中所包含的子系统或系统在过去可能会占用整整一块电路板,而今天,原来可在电路板上检测的信号也许现在只存在于FPGA的内部结点,更高的集成度向设计者提出了新的挑战,而逻辑分析仪对于调试FPGA和周围系统则是非常有用的测试工具.     

构造独特的8051(下)

设计对比 　　回顾图1和图2,图1中FPGA上的大多数PIO引脚用于扩展8032的总线.因此,相当一部份逻辑和布线资源须用于总线存取/路由和地址解码.由于RF模块接口采用UART模式且8032仅有一个UART,必须用软件实现一个由定时器中断驱动的软UART.为节省FPGA有限的I/O引脚资源,该设计使用了串行接口的键盘.图1中用到的LCD模块基本上是一个内带LCD通用驱动器、LCD段驱动日历和LCD控制器的图形显示模块.为使8032能驱动此图形LCD模块,首先需执行到FPGA的地址写操作.而后,FPGA将在随后向LCD模块的写操作中发出LCD_WR-和LCD_CS-信号.如果FPGA不能自动将图形位图从SDRAM传送至LCD模块,就会利用MCU带宽从SDRAM向MCU逐字节传输,而后再从MCU传送至LCD模块.因此,设计也实现了从SDRAM向LCD模块自动传输数据的逻辑功能.在完成LCD位图传送或检测到有按键按下时,FPGA产生向MCU的中断信号.MCU读取FPGA内中断目标寄存器,了解中断产生的原因并执行适当的程序.……     

一种嵌入式DSP核的设计及FPGA验证

设计了一个4级流水线的16位定点DSP核.该DSP核支持151条指令,除了执行返回指令需要两个机器周期外,其他指令都在一个机器周期内完成.该DSP核用Altera公司的Cyclone EP1C12Q240C8 FPGA器件实现,可工作在18.6 MHz.基于Altera公司的FPGA集成开发环境QUARYUS II和FPGA开发板,对该DSP核进行了FPGA验证.结果表明,该DSP核能正确地执行各条指令,并能完成IMA ADPCM的编解码功能.     

SoC内部电路验证

本文介绍了基于FPGA和Soc内部电路观察二个方面的Soc验证,并论证了FPGA验证方法能够帮助仿真期间未找到的缺陷.通过内部Soc验证,你会发现模型和测试设计工程师不能有理解的细节.     

基于FPGA的数字日历设计

介绍了一种基于FPGA的数字日历设计方案,采用VHDL语言编程设计了一个具有年、月、日、星期、时、分、秒计时显示功能,时间调整功能和整点报时功能的数字日历。采用VHDL和原理图相结合的设计输入方式,在QuartusⅡ开发环境下完成设计、编译和仿真,并下载到FPGA芯片EP1C3T144-3上进行结果验证。结果表明:该设计方案切实可行,对FPGA的应用和数字日历的设计具有一定参考价值。