TPC码在PCM-FM遥测系统中的性能仿真

利用Matlab搭建PCM-FM遥测系统和TPC编解码仿真模型,通过仿真验证在PCM-FM遥测系统中使用TPC码后对系统的误码率改善情况。由仿真结果可知,在TPC码码率为0.5时可获得5dB左右的增益,同时还对影响TPC增益的各个解码参数进行了详细仿真。     

系统处理能力TPC估算方法探讨

对相关TPC估算方法进行了探讨,并结合工程实际总结出了一套计算服务器处理能力的通用估算方法。     

MIMO-DCSK通信系统在瑞利衰落信道下的误码性能分析

对多输入多输出差分混沌相移键控(MIMO-DCSK)通信系统在瑞利衰落信道下的性能进行了分析,给出了基于中心极限定理的高斯近似误码率表达公式,并与计算机仿真数据进行比较。仿真结果表明:随着扩频因子的增大,高斯近似误码率曲线与实际仿真误码率曲线的一致性也随之增强;相比DCSK系统,随着发送天线数量和接收天线数量的增加,MIMO-DCSK系统的误码性能有较大提升,且增加接收天线的数量可以比增加发送天线的数量获得更大的增益;随着发送天线数量的增多,不同天线间信号的非正交性导致理论误码率曲线与仿真曲线出现差别,在扩频因子增大后趋于一致。     

多载波频率分集CDMA系统的通用矩阵模型及在瑞利衰落信道中的性能

提出一种通用的多载波频率分集CDMA系统基带发射、瑞利信道以及相关接收的矩阵信号分析模型。通过分析可以看出，多载波频率分集CDMA系统是一种高效的并行调制技术，它使信道和信号之间的卷积关系变成了线性加权关系，有效地抑制了符号间干扰和码间干扰，同时还具有频率分集的优点。对多载波频率分集CDMA系统在BPSK调制下的理论误码性能进行了深入探讨，给出了一种新颖的单用户系统和多用户系统的误码率分析方法。通过高斯近似法和Monte-Carlo模拟方法得到的数值仿真结果表明：瑞利衰落信道下，多载波频率分集CDMA具有良好的抗多径效果：随着用户数的增加，系统性能下降；在无线宽带数据业务传输中的性能大大优于CDMA，应用前景广阔。     

多载波码分多址系统在瑞利衰落信道中的性能分析

多载波码分多址(MC-CDMA)是一种把多载波和CDMA相结合的技术方案。在MC-CDMA中,每个数据符号通过N个子载波传输,且根据扩频码对每个子载波以0或π相位偏移进行编码。分别研究了MC-CDMA系统上行链路和下行链路的瑞利衰落信道模型以及采用等增益组合和最大比组合的接收机模型,并对上行链路和下行链路的系统误码率性能进行了分析和计算。数值结果表明,MRC在上行链路中的性能要优于EGC,但在下行链路中的抗干扰性能不如EGC。     

瑞利衰落信道下DCSK系统性能分析

差分混沌键控(DCSK)是一种非相干调制技术,其输出信号具有固有的宽频特性。在各种混沌键控数字调制方案中,DCSK调制有着最优的抗噪声性能。文中在文献[4]的基础上,进一步分析了DCSK在瑞利衰落信道下的系统性能,推导出误码率公式,并通过计算机仿真实验验证了该理论分析的正确性。     

LDPC码在BPSK通信系统中的性能分析

LDPC编码在长码条件下具有接近Shannon极限的纠错能力,但是译码较为复杂,因此分析LDPC编码在短码条件下的编译码性能对于扩大LDPC编码的应用范围,降低译码设备的复杂度有着重要的意义。针对较短LDPC编码情况下的判决译码在BPSK系统中的应用,对基于BP算法的几种软判决译码算法进行了介绍,对算法在BPSK系统中的译码性能进行了仿真,仿真结果表明:基于对数测度的BP算法在LDPC短码条件下有着优良的译码性能,能够有效降低通信系统中编译码的复杂度。     

LDPC码在紫外光通信中的研究实现

在UV(紫外光)通信系统中噪声会对信号产生明显的干扰。为了改善UV系统的的通信质量,采用了一种改进的LDPC (低密度奇偶校验)码算法,并仿真了该算法在 UV 信道模型中 NLOS(非视距传播)的性能。设计了 LDPC(960,480)和 RS (18,10)编解码器平台。实验结果表明：在给定发送功率和10-6误码率的情况下,相对于未编码的系统,采用 RS(里所)编解码仅增加了42%的可靠通信距离,而采用 LDPC编解码却能增加约100%的可靠通信距离,能有效改善系统的通信性能。     

LT码在深空通信中的应用研究

深空通信具有时延长、误码率大、链路易中断等特点,链路中断将导致数据不可恢复的丢失。针对深空通信误码率大、数据易丢失等特点,对LT(Luby Transform)码与LDPC/TPC码的级联进行了研究,描述了喷泉码的原理和主要实现方法,给出了LT码与LDPC/TPC码的级联方法及Matlab仿真分析结果,实现了LT码与LDPC/TPC码的级联编解码,并通过设计闪断试验测试了级联码的性能,给出了分析结果,以期为深空通信数据的获得提供更为可靠的解决方案。     

低密度格码在OFDM系统中的应用与性能仿真

信道编码是OFDM系统的关键技术之一,低密度格码（Low Density Lattice Codes, L DLC）则是一种能高效译码且达到AWGN信道容量的新型编码技术,它兼具格码和低密度奇偶 校验码（Low Density Parity Codes, LDPC）的特点。基于LDLC码编译码原理,给出了LDLC 码作为前向纠错编码技术应用于OFDM系统的方案,在MATLAB平台下仿真研究了LDLC-OFDM系 统 在Rayleigh衰落信道下的性能,结果表明LDLC码很大程度地改善了OFDM系统的误码率性能, 且优于LDPC码。     

Turbo乘积码在卫星ATM系统中的应用

Turbo乘积码(TPC)是一种性能优异的前向纠错编码技术.卫星ATM技术代表了卫星通信网络的研究方向.研究了TPC在卫星ATM系统中的应用方案.首先,分析了卫星信道对ATM信元传输带来的影响;然后对TPC的编、解码的方法进行了简要介绍,并阐述了TPC的优越性能;最后,提出了一种卫星ATM网络中应用TPC的解决方案,并通过仿真得到了该方案的性能曲线.仿真结果证明,TPC的应用能够大幅降低卫星信道的误码率,使ATM信元能够正确传输.     

基于FPGA的TPC信道编码系统实现方法

在无线通信中,由于信道存在有干扰和衰落,所以必须对信号进行信道编码以提高信噪比,特别在高速无线通信中更为重要.信道编码的方式有很多,该文对涡轮乘积码(TPC)的基本原理及其性能进行了分析,并根据实际工作的需要在FPGA上构建了一个实际的信道编码应用系统.仿真表明,TPC系统的强纠错能力和编码速率的灵活性非常适用于宽带无线通信.     

基于IP core的3/4 TPC编解码器的设计

基于XILINX公司的TPC IP core设计了码率为3/4的TPC编解码器。此3/4Turbo乘积码(Turbo productcode,TPC)编码是在码率为(64,57)×(64,57)的二维TPC编码的基础上截短得到的。该编码采用IEEE802.16和IEEE802.16a标准中规定的生成多项式。设计中采用了周期为220-1的二进制伪随机序列作为信源,利用AWGN IP core生成数字高斯白噪声,对3/4TPC的性能进行了测试。采用BPSK调制在Eb/N0为4.0dB时,测得的信道的误码率为2×10-6,信息速率可以达到49Mbps,与Matlab的仿真结果相比大约有0.2dB左右的误差。所有程序都在一片FPGA VirtexII2000中完成。     

基于中国的卫星移动通信系统的星座设计方案研究

针对中国在不同的时间段,不同的地区的通信量不同,提出了一种适合于中国的移动通信卫星组网星座方案.利用16颗LEO和两颗椭圆轨道卫星来组建的卫星网络可以在满足中国通信要求的情况下,使卫星数目尽量减少.并用计算机进行了仿真验证.     

低轨星座卫星通信系统中多业务条件下的非充分保证切换策略

该文提出了一种适用于低轨星座卫星通信系统多业务条件下的非充分保证切换策略。该策略在小于一个小区最大驻留时间的时间间隔内为到达小区的呼叫安排和预定信道,在呼叫结束环节作为补充策略对存在切换失败风险的信道进行调整。提出了策略在多业务条件下具体的实施方法,根据实时的切换呼叫性能调整策略的非充分程度。通过仿真,分析比较了不同程度非充分保证切换策略的QoS性能,验证了动态自适应调整非充分程度值的IGH策略的有效性。仿真结果表明,相对于保证切换策略,新策略以存在微小切换失败概率为代价,换取了新呼叫阻塞概率的显著降低,是一种适用于多业务低轨卫星通信系统的信道分配策略。     

星座卫星通信系统中用户终端单星定位探讨

一、引言 地面移动通信网目前在移动通信中居于主流地位,但在边远地区、沙漠、海洋上仍然无法覆盖。灾害发生时,地面通信设施被破坏,卫星通信的独特地位和价值就凸显出来了。正是星座通信系统具有的种种优势,从上世纪80年代起各国竞相发展低轨卫星移动通信系统。随着我国经济实力的增长及相关技术领域的进步,我国发展星座通信系统的时机已经具备。     

TPC非均匀迭代译码

Turbo乘积码(TPC)译码大多都采用整体迭代译码,也就是要等到全部码组接收完之后才开始迭代译码过程,这就相当一个串行过程。一般TPC码组都比较大,因此接收之后再迭代译码产生的时延是不可避免的。提出1种接收与迭代并行的非均匀迭代译码结构,可以使TPC在接收的同时就迭代译码,这样可以分担计算量,使每次迭代的平均计算量大约只有整体迭代计算量的一半。     

一种交错并行高速TPC译码器的设计

Turbo乘积码(TPC)作为一种高码率编码在带限通信系统中有着广泛的应用,但是大多数TPC译码器存在结构复杂、资源消耗高、处理时延大的问题.为此,提出了一种交错并行流水线处理结构的译码器,并通过译码过程中测试序列的合理排序以及使用相关运算代替最小欧式距离计算等算法优化设计,简化了译码器的实现复杂度,现场可编程门阵列(FPGA)资源消耗相比传统设计降低了35%,提高了译码速度.在Xilinx公司的FPGA芯片XC5VSX95T上完成了译码器的硬件实现,达到80 Mbit/s的译码速度,通过增加子译码器个数还可进一步提升译码吞吐率.