基于FPGA的激光条纹中心实时检测

为实现结构光激光线条纹中心的实时提取,将方向模板算法进行了适应硬件的改进,且提出并实现了一种专用硬件结构。基于流水线技术和并行技术的硬件设计保证了该算法的实时实现。利用现场可编程门阵列器件FPGA实现了结构光激光线图像条纹中心线的实时提取。试验表明采用FPGA实现视频处理的专用算法具有成本低、实时性好、研发周期短的优点。     

基于FPGA和DSP的印刷品数字水印检测器的设计

采用高端CMOS图像传感器进行图像采集,基于DCT和M序列算法实现数字水印提取,基于FPGA采用DA算法实现二维DCT变换。与基于PC机和扫描仪的印刷品数字水印检测设备相比,大大提高了图片数字水印检测的速度,实现了印刷品数字水印的快速检测。     

基于FPGA+DSP的实时图像处理系统设计与实现

针对图像处理系统计算量大、实时性高和体积小的要求,研制了一种以DSP为主处理器FPGA为辅处理器的高性能实时图像处理系统.利用这两种芯片的各自特点,将算法分成两部分分别交由FPGA和DSP处理,大大提高了算法的效率.系统具有结构简单易于实现和运用方便灵活的特点,加载上相应的程序之后能实现对所获取的图像跟踪、识别和匹配等处理方法.详细说明了系统的设计思路和硬件结构,并在硬件系统上进行了算法仿真及实验验证.实验结果表明:该系统实时性高,适应性好,能够满足设计要求.     

基于FPGA的轮廓提取并行计算系统研究及实现

针对高质量的轮廓提取算法计算量大、实时性差的问题,提出了一种基于现场可编程门阵列（FPGA）的图像轮廓并行计算系统。通过设计适合的硬件结构及相应的算法改进,采用了多种不同的并行方式加速算法的计算。实现了一种高质量的轮廓提取算法--Pb（Probability Boundary）算法的高速计算。实验结果表明,在FPGA工作频率200 MHz时,被处理图像分辨率为481×321时,该系统处理速度可达39帧/s,为将Pb算法应用于实际系统提供了条件。     

DWT域数字水印算法的FPGA实现

根据离散小波变换原理的特点,提出了一种基于DWT域的数字水印算法,并用FPGA硬件实现其中关键部分的DWT变换。详细介绍了相关模块的设计和时序,并对整个系统进行了综合仿真,验证了设计的正确性。分析与仿真结果表明,与软件实现相比,用FPGA实现水印算法具有高速实时处理的优点。     

基于FPGA的运动控制卡的设计和实现

基于FPGA的运动控制卡采用脉冲加方向的闭环控制方式,具有结构简单,集成度高、实时性好等优点.从硬件的构成、设计和算法实现等方面入手,阐述了运动控制卡的设计和开发.用硬件描述语言VHDL(very high speed integrated circuit HDL)和原理图结合的方式对FPGA编程实现系统的主要硬件逻辑和算法,从而提高了系统的灵活性和移植性.在硬件算法上,采用乒乓操作处理高速的分频倍数数据流,提高了系统的实时性和控制精度;并且提出了一种基于加二计数器的分频算法,实现任意分频倍数的分频.利用嵌入式调试工具SignalTap对运动控制卡进行硬件调试和仿真,给出了相应的误差分析.     

一种基于FPGA的红外图像预处理算法的实现

针对数字图像处理中预处理技术中的滤波算法运算量大,实时性差的问题,利用FPGA来完成此类算法具备一定的优势。该文提出了一种基于FPGA来实现box滤波算法的专用电路结构,并详细介绍了该结构中每一个关键模块的设计,最后给出了运算量和实时性分析。实验证明,该预处理算法在FPGA上的实现完全满足实时处理的需求,并达到各项性能指标。     

基于形态学Top-hat滤波的红外小目标检测

为了满足红外小目标检测任务实时性高的要求,提出了基于FPGA硬件平台设计小目标检测系统的方法;采用模块化的设计思想并充分发挥FPGA并行运算的能力,利用Altera公司DSP Builder工具,按照Top-hat形态学滤波、阈值分割和质心提取的流程实现硬件算法模块;硬件仿真结果表明,该设计可以快速、可靠地检测出动态红外小目标,并具有一定的抗干扰能力,为高速小目标检测系统的研发提供了一种可行的方案。     

FPGA在温度补偿气压测量系统设计中的应用

介绍一种基于FPGA带温度补偿设计的气压测量系统,详细论述了FPGA处理器在气压测量系统设计中各功能部分的内部设计结构、工作流程以及补偿算法的分析和设计,最后通过系统测试结果验证FPGA设计对气压测量系统中温度补偿的可行性和有效性。由于FPGA具有高可靠性、强数据处理能力、速度快等特点,有效地改善了一般气压测量系统精度低、处理速度较慢、实时性较差的问题。     

基于DSP Builder的并行中值滤波算法的设计与实现

研究了一种适合采用现场可编程逻辑(FPGA)消除图像随机噪声的算法以及用DSP Builder实现该算法的硬件电路设计.结合FPGA并行计算的特点,采用滑动窗口和模块化设计思想,对常规中值滤波算法的结构进行改进,提高了算法的运算速度,简化硬件结构.通过仿真和FPGA验证结果表明,该算法可以有效消除图像随机噪声,同时处理延时短,可以满足嵌入式系统的实时性要求.     

基于AccelDSP的LBP算法在人脸识别中的应用

针对人脸识别中实时性的要求,采用FPGA硬件方式实现人脸的实时识别,对传统的LBP算法在硬件实现上存在的问题进行了详细分析,并提出了一种符合硬件数据流处理的LBP优化算法。利用AccelDSP综合工具对该优化算法进行硬件设计,并在Dasal公司的Anaconda卡的IPUFPGA上进行实验验证,满足了人脸识别中实时性的要求。实验结果表明优化后的LBP算法不仅人脸识别率得到了提高,而且在硬件上特征值提取速度是软件上的19倍,能够满足实时性的要求,达到每秒处理100幅人脸图像。     

数码录像机水印嵌入技术的FPGA实现

本文用FPGA实现的基于水印的图像认证算法可用于数字视频录像机,一旦视频图像内容发生变化,嵌入图像的水印一定会被影响。该文介绍了一种新颖的基于MPEG-4的低比特率水印算法。该算法借鉴了Hartung基于MPEG-2压缩比特流水印算法,将空域扩展谱水印嵌入到MPEG-4码流中。视频录像机和水印嵌入的硬件功能全是由VHDL实现,并仿真、综合、载入到FPGA芯片。     

Harris角点检测的FPGA快速实现方法

针对Harris角点检测算法计算量大导致实时性差的难题,提出了一种基于FPGA的快速Harris角点检测技术。利用FPGA并行处理的特点,将整幅图像分为两块后并行处理,对其中分解得到的每一块图像采用流水线处理,并将流水线结构分为导数生成器、高斯滤波、角点响应R值计算、非极大值抑制四级,且对流水线每一级中涉及到的复杂乘法运算转换为精简的移位及加法或减法运算,最终实现对目标的实时角点检测。实验结果表明,对于分辨率为1024x1024的图像,达到了每帧6.809ms的角点提取速度,与基于FPGA传统结构的Harris角点检测算法相比,速度提高了近一倍,极大提升了算法的实时性,具有较强的工程实用价值。     

Efficient FPGA implementation of corrected reversible contrast mapping algorithm for video watermarking

This paper analyses and rectifies the shortcomings of reversible contrast mapping (RCM) algorithm for invisible watermarking. The proposed corrected RCM algorithm is tested by taking a gray scaled video input. The quality of services and structural similarity index matrix (SSIM) of each frame of the input video are tested in software environment. The video is obtained by OV7670 camera through Zed-board in fully field programmable gate array (FPGA) based hardware environment. FPGA devices based corrected high level synthesis of the proposed algorithm is presented. The suggested system engages pipeline structure and practices parallelism to achieve high performance. The quality of services and SSIM are also tested using FPGA devices and the comparative results with software implementations are explained. To process thirty (640 × 480) image blocks with 150 MHz clock we obtain a latency of 876.626 ns with throughput 62.328 Mbps. The critical path for single cycle is 5.992 ns. The number of resources essential is similar for watermark decoding with an improved schedule. The results acquired after implementation on Xilinx Virtex 7-XC7V2000T and programmable system-on-chip (Zynq - XC7Z030) FPGA devices confirm the practicability of real-time use with low cost and great speed.     

一种高容量的分散式FPGA芯核水印算法

为了提高芯核水印的嵌入容量和水印的安全性能,通过分析现有的基于FPGA的芯核水印技术,提出一种高容量的分散式FPGA芯核水印算法.算法设计首先采用一种水印预处理压缩机制,该机制主要是将加密后的版权信息构造成特定的线性组合表达式加以实现;其次,生成的线性组合表达式转换成水印嵌入时的位置信息和待嵌入的位信息,然后通过附加约束的方法将分散隐藏的位信息嵌入到FPGA的电路设计结构当中;最后,通过实验测试和性能分析,该算法不仅能以较少的实际嵌入量来标识更多的水印版权信息,而且大大降低了水印嵌入所带来的性能影响.此外,通过与现有的FPGA水印算法的实验比较,结果表明,提出的算法相对于其他的方法而言,具有水印容量大、资源开销小以及安全性能较高等优点.     

基于BCH码和回声隐藏的音频水印技术

为提高回声隐藏方法中水印信息的提取效果和准确率,在原始载体基本不变化的基础上加大水印信息的嵌入量,提出了一种使用双向回声核来增加隐藏效果和嵌入量并对水印信息进行BCH编码以利于提高提取准确率的方法,利用功率倒谱方法来确定水印嵌入位置便于增加水印信息的提取率.仿真实验结果表明,该方法算法简单、执行效率高、水印隐藏效果好,在受到恶意攻击后提取出的水印信息的准确率远远高于原方法.     

基于混沌特性的小波数字水印技术及实现

本文讨论了利用混沌序列对图像信号加密和解密的方法,提出了基于混沌特性的小波数字水印技术,具体包括水印嵌入算法与实现步骤、水印提取原理与过程、算法参数分析等;设计了基于混沌特性的小波数字水印仿真系统并进行了相关实验.结果表明,本文提出的数字水印技术具有良好的隐藏性、稳定性和鲁棒性.水印检测时不需要原始载体和原始水印图像,是一种比较理想的变换域盲水印算法.     

获取目标最佳极化算法的FPGA实现

根据带门限的序列Jacobi方法,提出了一种实时获取目标最佳极化的FPGA实现方法。该方法精简了对待求矩阵最大非对角元素的搜索过程,并在FPGA中采用并行结构的运算模块设计,优化了有限状态机(FSM)的执行时序,从而避免了CORDIC算法繁琐的迭代过程,减少了程序运行时间。FPGA实现结果表明,该方法的执行速度比CORDIC算法至少提高了21%,具有较高的实时性。     

基于逆透视变换的车辆排队长度检测方法

交通路口的车辆排队长度检测是智能交通系统的重要组成部分,传统的检测方法易受背景噪声、摄像机透视效果等因素的干扰造成检测失败,而且其实现都是基于串行结构的处理器,不能用于实时处理的场合。本文设计了一种充分利用平直道路几何特征并适合FPGA实现的排队长度自动检测算法,该算法利用逆透视变换消除图像几何失真,引入公路的结构性约束有效检测了车道线;接着采用Sobel边缘算子检测出各车道的车辆轮廓,通过一种基于信息量的度量方法提取排队的队尾,从而确定了车辆排队长度,并且通过硬件化设计使得整个检测过程达到实时的处理速度。     

FPGA implementation of semi-fragile reversible watermarking by histogram bin shifting in real time

In this paper, field programmable gate array (FPGA) implementation of reversible watermarking (RW) algorithm by histogram bin shifting (HBS) that can be used for real-time applications of medical and military images has been presented. As the tolerance level of distortion has to be minimal, RW scheme is necessary here. The reversible mode of the process helps in extracting both the original image and the watermark at the receiver end after undergoing through embedding and decoding procedure. The embedded watermark contains the underlying security information of the host images in case of any infringement. Although software implementations of RW schemes are available, very few attempts have been made for hardware realizations of such schemes. The inherent delay associated with software implementations can be minimized by using an on-chip hardware that performs the watermarking process immediately after capturing the image in real time. In this paper, the embedding and decoding procedures involved in the watermarking scheme are implemented using Xilinx System Generator and carries out a detailed design and analysis of the hardware architectures required for the embedding and extraction processes. The device utilization results for both the embedding and decoding process is low and practically viable. The maximum operating frequency for embedding and extraction processes are 445.330 and 201.824 MHz, respectively, which shows improved performance results over similar existing research work in the literature. The power consumptions for embedding and extraction processes are found to be 1.215 and 0.104 W, respectively. To the best of our knowledge, this is the first FPGA-based hardware implementation of RW by HBS.