基于VMM的外部存储器接口验证

随着SoC规模和复杂度的增加,功能验证变得越来越复杂,传统的验证方法很难对其进行全面的验证.基于SystemVerilog语言和VMM(Verification Methodology Manual)的高级验证方法学,采用覆盖率驱动、带有约束的随机化和断言等验证方法设计验证平台,对外部存储器接口进行了功能验证.验证结果表明,此验证平台能够实时监测覆盖率,控制验证进程,优化验证事务,代码和功能覆盖率可达100%.该方法简化验证复杂度,提高验证平台的可重用性,较好地满足芯片验证需要.     

通用SPI Flash控制器的设计与验证

为提高X处理器的可靠性、节省其芯片管脚及功耗,以串行外设接口(SPI)Flash作为程序加载存储器,设计一款通用的SPI Flash控制器,给出其组成结构及具体实现方法。采用基于属性描述语言(PSL)的断言检查对该控制器进行功能验证,以降低验证复杂度、提高验证速度和质量。实验结果证明,其功能覆盖率达到了100%。     

RTL验证框架--HRV

设计并实现了一个RTL覆盖率驱动的验证框架HRV，它集成了自主开发的基于程序切片技术的设计抽取器、基于VCD文件的代码覆盖率分析器以及基于路径和基于断言的模拟矢量自动生成方法．实验结果表明，HRV通过集成多种验证工具，提高了模拟验证效率，加速了错误检测和错误定位．     

功能覆盖率驱动的TAU/MVBC模块验证*

本文基于验证方法学(VMM),使用硬件验证语言搭建分层可复用的TAU/MVBC验证环境,利用功能覆盖率结果对随机激励生成器进行导向,同时使用断言覆盖未达到的边角情况,在合理的时间内达到了预定的覆盖率要求。结果表明,覆盖率导向的带约束随机激励生成方法通过提高对覆盖率贡献较大的小概率事件出现的次数,有效地提高了验证效率。     

龙腾Stream流处理器验证

芯片设计复杂度的提高迫切地需要先进的方法学以应对巨大的验证工作量。通过开发基于System Verilog的覆盖率驱动的自动化验证平台,对龙腾Stream流处理器的指令集进行了功能验证。实验结果表明,该验证平台提高了验证效率和功能覆盖率,具有良好的重用性和可移植性。搭建FPGA原型验证系统对流处理器的功能和系统性能进行了评测,并提出了优化流处理器加速性能的方法。     

基于事务断言验证及SDH芯片验证平台

提出了基于事务断言验证技术,用属性说明语言(Property Specification Language,PSL)描述系统的属性,用事务进行系统的验证,通过编程语言接口机理和工具控制语言来控制验证中PSL断言的状态,使得基于PSL的断言验证可以事务的形式灵活地应用。采用该技术建立了同步数字体系(Synchronous Digitial Hierarchy,SDH)验证平台,验证了超过100万门交换芯片的功能,实践表明,该方法极大的提高了验证覆盖率和验证效率。     

基于ARINC629的层次化验证平台设计

结合约束随机、覆盖率驱动及断言等多种验证方法,对层次化验证平台的搭建方法进行了研究;以对ARINC629航空数据总线接口控制器的验证过程为例,介绍了基于System Verilog的层次化验证平台的搭建过程及其使用方法;根据验证后覆盖率报告,证明各项功能均已达到其设计需求,且实现率为100%;验证结果表明该平台和传统验证方法相比极大地提高了验证效率,平台的搭建方法和结构具有一定的通用性,更改其数据生成模块即可用于其他类似设计的验证。     

基于PSL断言的宽带电路交换芯片验证

利用基于PSL断言的验证方法验证了宽带电路交换芯片XYDXC160的设计。该芯片单片支持64路2.488Gb/s STM-16帧结构的SDH码流的输入/输出，实现1 024×1 024 STM-1流的无阻塞电路交换。断言技术的引入，降低了验证工作的复杂度，提高了验证的速度和效率，确保了验证工作的质量。     

基于功能覆盖率的MAC的UVM验证

论文基于UVM验证方法学,以及覆盖率驱动的芯片验证指导思想,搭建并分析了高度可重用的以太网控制器IP的验证平台.为了提高验证效率,论文对MAC的工作流程进行了研究,对其功能点进行了划分,针对性地编写了测试用例.在测试用例的驱动下,对MAC的数据收发功能进行了全流程的仿真验证.在大规模随机测试用例和定向测试用例的共同作用下,加快了验证所需要的时间,节省了仿真所需的计算机资源,达到了功能覆盖率100％的目标.     

基于SystemVerilog可重用测试平台的实现

对于中小型设计,传统的验证效率低、可重用性差,而基于方法学的高级验证测试平台搭建较繁琐,验证流程不太灵活。以ARINC429收发器IP核为验证对象,采用System Verilog语言,通过层次化设计,改善工程组织架构,运用虚接口与回调等关键技术,实现了一种可重用测试平台。将不同的测试案例在测试平台上运行,结合断言与覆盖率驱动等验证技术完成了对ARINC429收发器IP核的功能验证,代码覆盖率和功能覆盖率均达到100%。实践表明,该测试平台具有良好的可重用性、易操作性,验证效率较高。     

基于仿真的32位RISC微处理器的功能验证方法

提出了一种基于仿真(slmulation-hased)的32位RISC微处理器的功能验证方法，以伪随机生成和针对流水线模型生成激励向量方式相结合为主的验证环境的建立，提高了功能验证的自动化程度和效率；同时采用代码覆盖率来分析和指出功能验证中的遗漏之处，从而提高了整个验证环境的完备性．另外，通过FPGA硬件验证的结果以及32位RISC微处理器流片的测试结果，可以证明本文所提出的功能验证方法的有效性和完备性．     

Formal Verification Successes at Motorola

Formal tools are either too labor intensive or are completely impractical for industrial-size problems. This paper describes two formal verification tools used within Motorola, Versys2 and CBV, that challenge this assertion. The two tools are being used in current design verification flows and have shown that it is possible to seamlessly integrate formal tools into existing design flows.     

An assertion-based verification methodology for system-level design

In this paper, we integrate an assertion-based verification methodology with our object-oriented system-level synthesis methodology to address the problem of HW/SW co-verification. In this direction a system-level assertion language is defined. The system-level assertions can be used to monitor the current state of system or flow of transactions. These assertions are automatically converted to “monitor hardware” or “monitor software” during the system-level synthesis process depending on their type and also synthesis style of their corresponding functions. The synthesized assertions are functionally equivalent to their original system-level assertions, and hence, can be reused to verify the system after HW/SW synthesis and also at run-time after system manufacturing. This way, not only system-level assertions are reused in lower-levels of abstraction, but also run-time verification of system is provided. In this paper, we describe the system-level assertion language and explain the corresponding synthesis method in our object-oriented system-level synthesis methodology; however the concept can be applied to any system-level design methodology with modifications to assertion types and synthesis method.     

高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

一种可重用的验证平台结构

传统的验证方法学已经不能满足SoC验证的需求,现在通常使用验证平台来提高验证的质量。SoC的设计实际上是IP的集成设计,因此需要建立两个验证平台：IP单独验证平台和SoC集成验证平台。为了减少验证时间,提高验证质量,最有效的办法是使这两个验证平台统一,即IP单独验证平台的部分元件甚至全部元件可以直接被SoC集成验证平台重用。文中提出的验证平台结构,可以直接使IP单独验证平台的部分元件,如激励、驱动、监视器、脚本等可以直接为SoC集成验证平台所重用。     

An automatic ABV methodology enabling PSL assertions across SLD flow for SOCs modeled in SystemC

Property specification languages and ABV (assertion-based verification) driven by simulation are being recognized by many as essential for verification of today’s increasingly complex designs. In addition, there are few mature approaches that concentrate on improving assertion integration with high-level designs modeled in SystemC. This paper discusses the issues faced within SystemC environments to incorporate PSL (property specification language) assertions. It also proposes an automatic solution that enhances SOC (system on chip) SLD (system level design) flow with PSL assertions embedded into SystemC designs.     

芯片开发功能验证的形式化方法

在芯片设计领域,采用模型驱动的FPGA设计方法是目前较为安全可靠的一种方法.但是,基于模型驱动的FPGA设计需要证明FPGA设计模型和生成Verilog/VHDL代码的一致性;同时,芯片设计的正确性、可靠性和安全性也至关重要.目前,多采用仿真方法对模型和代码的一致性进行验证,很难保证设计的可靠性和安全性,并存在验证效率...