10~5位的高速铁氧体存贮系统的设计和工作情况

引言近几年来;;随着计算技术的发展;;对甚高速存貯器的要求大大地提高了。在商用計算机中通常采用周期时間小于500毫微秒字长小于100位的便条存貯器。由于制造大存貯器此制造小存貯器复杂得多;;所以同样速度的較大存貯器尚未在商业上应用。这些問題集中在位讀出系統中产生的瞬态过程上。     

高速铁氧体存储系统

本文所叙述的矩磁性铁氧体存储器,克服了磁心材料在采用重合电流选择法的普通存储器里对速度的限制。用在写入时仅局部翻转的两个磁心的磁通之差来存储每个数。对一对磁心进行测试的结果给出了读示信号随写数脈冲宽度、振幅以及数位胝冲振幅的变化关系。采用这种原理再加上外部字的选择法可以使读写周期达到0.5微秒。     

双通道编码高速存储系统设计

航天事业对存储系统的存储速度及保密性的要求在不断提高,针对这些要求提出了双通道编码高速存储系统的设计;设计了一种以RS-422和LVDS为通信手段,双端口RAM为缓存介质,双片选交替双平面混编存储为技术,混合编码存储为特点,K9WBG08U1M芯片为存储核心的高速、大容量的存储系统;双通道编码高速存储系统解决了双路数据存储速率低的问题;最后,对系统采集的数据进行科学分析及图像还原,验证了高速存储系统的可靠性.     

高速海量数据的接收和存储系统的设计与实现

介绍了一种海量数据实时高速接收与存储系统的软硬件平台设计方案,详细论述了多线程技术和双缓冲区理论在数据实时接收存储数据领域的实现方法.实践证明,该方案可以有效地提高计算机系统接收与存储数据的效率、降低数据的丢失率,成功解决快速准确地实时接收与存储海量数据这一难题.     

基于FPGA的高速图像采集存储系统设计

该系统以FPGA为逻辑控制单元,充分利用模块化结构设计、乒乓无缝缓存和Twoplane页编程FLASH的存储技术,利用视频解码芯片对高速CCD相机采集的图像信息进行解码,实现了高速图像数据的采集存储,保证了数据在采集、传输和存储过程中的可靠性和实时性.通过USB2.0接口将存储的数据上传到地面计算机,利用上位机软件可以清晰看到拍摄的物体.结果表明:该系统能准确采集存储高速图像数据,具有较好的可行性和实用性.     

基于千兆以太网的高速智能存储系统设计

为了准确、完整地记录导弹在发射与飞行过程中的各种状态参数,并且对存储数据进行高速回收处理,设计了一种基于千兆以太网的高速智能存储系统。该系统以FPGA为控制中心,将PCM数据码流接收后经过编码解析存入Flash,最后通过千兆以太网、RS422多模式接口将数据快速回传至上位机显示。经试验验证,该智能存储系统具有传输速率高、抗干扰能力强、可靠性高等特点,能够满足弹载数据存储测试的要求,目前已成功应用于某弹射试验弹弹载数据测试中。     

基于Flash的高速大容量固态存储系统设计

介绍一个高速大容量固态存储系统的组成机制和实现技术.特点是使用固态存储芯片Flash(闪存)阵列作为存储介质,采用多级流水线和并行总线技术存储高速数据.通过FPGA(现场可编程门阵列)产生控制时序和进行数据缓冲,成功实现了4×4片Flash阵列对30 MB/s高速数据的实时存储,并可通过扩展Flash阵列满足更高速度和更大容量的存储要求.系统通过USB2.0与计算机进行数据通信.     

基于FPGA高速数据采集与存储系统的设计

对高速数据采集系统进行了研究,基于其采集速率的问题,提出了一种基于FPGA的高速数据采集系统。利用FPGA实现对12bit的A/D转换器ADC12D800的控制,使用其1.6Gsps双沿采样工作模式完成对400MHz以下高频信号的数据采集。通过设计数据存储方式来降低数据传输速率,使数据经USB传至PC机来实现高频信号地实时采集与存储。实验结果表明它可以实时、高效地完成数据采集,可以应用到雷达、通信、电子对抗等领域。     

基于IP核的高速数据采集存储系统设计

本文介绍了一种用于飞行器下传数据处理的高速数据采集存储系统。整个系统的核心，数据接口卡的逻辑设计和PCI总线接口设计均在一片FPGA中实现。数据的传输采用DMA技术进行，在达到较高的传输速率的同时并不占用CPU。基于WDM开发的驱动程序和应用程序使得系统可以稳定运行于Windows2000／XP系统上。经过传输测试。系统的数据传输速率可以达到300Mbps,完全满足设计的要求。     

KD10A10位高速数据采集卡

讨论了一种商品化的高速、１０位分辨率的数据采集卡的设计要点，它包括模拟输入、Ａ／Ｄ转换、数据缓存、重复采集控制，计算机接口等电位的设计，可广泛应用于雷达、声纳等各类周期或非周期信号的采集与处理领域。该采集卡可直接插在各类计算机的扩展槽中，构成一功能完善的高速、高精度、大存贮量、可重复采集的数据采集系统。     

MU5机存储系统设计特点

描述MU5计算机系统最初想法的文章是在1968年发表的。此后六年中,这个设计完成了,硬设备和软设备也都实现了。该系统在1974年夏天开始使用,并继续探入研究整个系统的特点和性能。本文根据MU5设计者之一,F.H.Sumner先后发表的三篇有关MU5存储系统设计的文章以及有关资料,介绍一些MU5存储系统设计中的特点,供参考。系统设计提要 MU5计算机系统是几台处理机和存储器的集合体,它们之间通过交换器联接,如图(1)所示。存储器和处理机可按需要增减。目前这个系统包含一台曼彻斯特大学(Manchester University)的新机器MU5,和一台修改过的ICL公司的1905E计算机。每台处理机有它自己的存储器,公共访问通过交换器。     

基于ASPI和SCSI的高速视频存储系统

针对目前靶场光学测量设备大量使用高帧频、高像素值的数字CCD相机,设计了一种基于SCSI接口的高速数字视频存储系统;硬件平台采用普通PC机,软件使用ASPI指令直接在数字视频采集卡和SCSI适配器之间通过64 bit PCI-X总线实现数据传输,避开了操作系统和文件系统的速率瓶颈;在实际应用中可实现带宽为100MB/s,总容量为200GB以上的数据存储,取得了预期效果;实现了低成本平台和高效率存储的统一.     

基于FPGA的水声信号高速采集存储系统设计

介绍了一种基于FPGA的水声信号数据采集与存储系统的设计与实现,给出了系统的总体方案,并对各部分硬件和软件的设计进行了详细描述。系统以FPGA作为数据的控制处理核心,以存储容量达2 GB的大容量NAND型Flash作为存储介质。该系统主要由数据采集模块、数据存储模块和RS-232串行通信模块组成,具有稳定可靠、体积小、功耗低、存储容量大等特点,实验证明该系统满足设计要求。     

基于FPGA的小尺寸嵌入式高速存储系统设计

本文设计了基于FPGA和SATA SSD的小尺寸嵌入式存储系统,通过多路高速接口接收数据,采用DDR缓存、DMA仲裁传输和文件管理等技术,利用MicroBlaze软核实现系统运行和读写控制。测试结果表明,该系统体积小巧、功耗较低、使用灵活,可以实现高速数据稳定可靠存储。     

高速8位微处理器设计

针对当前MCS51指令集的微处理器指令执行效率低问题,设计一款高速微处理器。其特点是:首先,采用快速乘除器和基4快速除法器,其计算速度是传统乘法器和除法器计算速度的48倍;其次,采用32位指令总线,能一次从ROM读取4个字节,覆盖所有指令长度,减少取指周期数;此外,使用五级流水线,能在单周期完成大多数指令;在Altera EP3C16 FPGA芯片上进行物理验证,根据Dhrystone 2.1性能测试,在相同的时钟频率下其综合性能是传统MCS51微处理器的12倍。实验结果表明,通过上面3种改进方法,微处理器指令执行效率得到极大提高。     

基于PCI总线的高速CCD图像存储系统设计

对高速相机接口进行分析,提出了一种基于PCI总线的高速CCD图像采集存储方案.这种方案首先利用FPGA预处理CCD图像数据,以保证数据同步和数据位数匹配;然后通过PCI9054采集数据;最后,教据通过流水线方式存储于SCSI硬盘阵列.系统测试结果表明,该方案构建了一个实时性强、操控方便的高速图像采集系统.     

遥测数字视频信号高速采集存储系统的设计与应用

介绍了遥测数字视频信号的高速采集与实时存储,主要阐述了系统整体设计、存储器硬件设计、FPGA逻辑时序设计以及系统自检测试;其中硬件设计包括数据解码、Flash硬件设计以及LVDS调度模块,时序设计包括视频信号采集模块时序和Flash读写擦控制时序;本设计由FPGA来控制视频信号的高速采集和图像数据的高速串化与解串,通过LVDS接口传输方式进行Flash存储,再将存储模块中的数据读出,发送至地面综合测试台进行解包分析,完成自检功能。其中输入数据码流为31MB/s,供电电压28V左右,帧率为100帧/秒;本设计具有高码流、存储容量高的特点,大大提高了遥测系统的可靠度,已经在项目中得到应用。     

基于SDRAM的DSP片外高速海量存储系统设计

介绍了使用同步动态RAM(SDRAM)扩展(TMS320C6201DSP系统外部存储空间的设计方法,讨论了C6201的EMIF(Extermal Memory Interface)与SDRAM的硬件接口实现并给出配置程序。而且详细介绍了基于IS42SI6400SDRAM芯片的某数字信号处理系统DSP片外高速大容量同步存储系统的具体实现方案。     

12位高速数据采集系统的设计

本文主要介绍基于16位定点DSPTMS320VC5416与12位A/D转换芯片、12位D/A转换芯片组成的数据采集、处理及控制系统,本系统可用于实时性和精度要求比较高的场合。     

基于FAS466的高速CCD相机数字视频实时存储系统设计

为了满足高帧频、大面阵CCD相机数字视频实时存储要求,设计出基于SCSI协议处理器(FAS466),脱离计算机平台的图像数据直接存储系统。该系统采用FPGA芯片编程实现DMA控制功能,从而协调SCSI协议处理器实现数据的传输。此外,系统采用双硬盘交替存储方案以提高存储速度,实现存储流量达70MBps。本文介绍了该设备的系统结构和软硬件设计方法。