基于FPGA的UART设计与实现

为在CPCI总线数字I/O模块上实现UART(universal asynchronous receiver transmitter,通用异步接收发送器)接收功能,提出了一种基于现场可编程门阵列器件(FPGA)的UART设计与实现方案.在Altera Quartus Ⅱ开发平台上采用Verilog HDL语言和其自带的...     

基于FPGA的UART电路的设计

本文分析了通用异步收发器(UART)的功能特点。利用FPGA设计实现了UART的核心功能,包括波特率发生模块、发送模块和接收模块,并给出了仿真结果。程序下载到FPGA芯片中,通信数据完全正确。该设计不仅实现了异步通讯的主要功能,而且电路简单,工作稳定、可靠,可以将其灵活地嵌入到各个通信系统中。     

基于FPGA数字延迟单元的实现和比较

提出了基于FPGA的数字延迟线(DDL)设计的3种方法,并分析了各自的优缺点和适用范围.在AlteraQuartus Ⅱ开发平台上采用Verilog HDL语言和其自带的IP CORE分别实现了3种数字延迟线的设计,借助于QuartusⅡ集成开发环境中提供的SignalTapⅡ嵌入式逻辑分析仪进行仿真和验证,最后运用多...     

FPGA设计课程教学方法的研究

FPGA设计课程是一门实践性很强的电子系专业课,包括FPGA设计的理论课程和实验课程两部分。本文从硬件描述语言的选择、可综合语句的讲解方式等多方面探讨了理论课程的教学方法。对目前实验课程中存在的一些问题进行分析,提出了实验课程中基础实验与设计性实验相结合,软件实验与硬件实验相结合,必修实验与开放性实验相结合的改革方案。     

高速FFT处理器的FPGA实现

本文提出了一种基于FPGA的1024点快速傅里叶变换(FFT)的实现方案,并采用Stratix Ⅱ系列的FPGA芯片实现了该处理器。处理器采用按时间抽取的基-2算法和10级流水线结构。每级将乘法器的旋转因子输入端固定为常数,而中间结果以双端口RAM存储。采用Verilog语言在RTL级上进行了编程实现,并进行了逻辑综合、时序仿真和硬件测试。硬件测试的结果与MATLAB计算结果吻合的较好,证明了方案设计的正确性。该处理器具有运算速度快、精度高等优点,已经成功应用于基于FPGA的频谱分析系统中。     

FPGA中双向端口I/O的研究

针对现场可编程门阵列(FPGA)芯片的特点,研究FPGA中双向端口I／O的设计,同时给出仿真初始化双向端口I／O的方法。采用这种双向端口的设计方法,选用Xilinx的Spartan2E芯片设计一个多通道图像信号处理系统。     

FPGA入门级教材内容的探索与实践

针对FPGA课程的特点,结合初学者没有基础的实际情况,阐述了FPGA入门级教材内容的设置原则和教学方法,进行了FPGA课程教材内容设置的探索与实践,使初学者能够轻松入门、快速领悟。教材的内容由浅入深、循序渐进和发散式渗透不仅适合高校教学使用,同时适合FPGA初学者自学。FPGA教材的改革已经应用于电子信息工程专业的教学中,并取得了一定的经验和良好的成效。     

基于FPGA的CSD编码乘法器

在数字滤波、离散傅里叶变换等数字信号处理中,乘法运算是一个最基本的运算,乘法运算的速度决定着数字系统的运算速度。本文通过理论与实验研究相结合的方法介绍CSD编码乘法器的运算法则及其在FPGA中的实现过程。通过与二进制乘法器相比较,证明CSD编码乘法器在减少对FPGA资源的占用和提高运算速度方面具有明显的效果。     

基于空时编码的水声MIMO通信系统的应用研究

由于水声信道存在严重的频率选择性衰落和多径干扰,使得水声通信系统的数据率和传输信号的信噪比受到极大的限制。为此,提出了一种基于空时分组编码（STBC）的水声多输入-多输出（MIMO）通信编码方案,即＂空时分组扩频编码方案（space time block spread code）＂,该方案应用扩频技术有效地克服了水声信道中多径干扰对STBC正交性的影响。给出了采用频移键控和差分相移键控调制的STBSC-MIMO实现方案,对方案的误比特率性能进行了仿真分析。仿真和试验结果表明,在多径水声信道中,STBSC-MIMO方案可以得到有效的应用。     

基于FPGA/CPLD的多种分频器的研究

在数字设计中,常常遇到一些对时钟分频的需求,其中包括整数分频,半整数分频和小数分频等。本文就针对这些分频需求,介绍了基于FPGA/CPLD的多种分频器的原理及其设计方法,并以VerilogHDL加以实现,通过仿真验证其正确性。     

基于FPGA控制的步进电机驱动设计

随着微控制器技术的快速发展,特别是高性能可编程逻辑器件的出现,促进了步进电机控制技术的发展,使得步进电机驱动系统集成化设计的实现成为可能。本文根据设计要求进行了四相步进电机驱动系统的芯片选择和硬件电路设计,以FPGA为核心器件,集成了驱动和控制部分,大大简化了逻辑控制电路。设计过程采用模块化设计方法,用VHDL硬件描述语言对电路进行描述,采用Altera的QuartusII集成化工具进行了综合和布局布线,仿真,充分利用FPGA芯片的资源,优化程序,提高模块的工作频率,提高芯片的控制精度。文中对整个系统的架构及硬件电路和软件的实现都做了详细的介绍,最后通过仿真和实验分析验证了此控制方案的可行性。     

管道声通信智能传感系统设计与实现

管道声通信在一些特殊的场合存在一定的应用价值。设计并实现了一种智能、快速、低功耗的管道声通信系统。提出了一种声音混频编码通信的方法,设计了一套适用的、可靠的通信协议。系统设计过程包括硬件设计和算法软件设计两部分。以ARM处理器为处理核心,通过对不同频率的声音进行混频来编码,对混频信号进行快速傅里叶变换、峰值检测来解码。实验结果显示,系统可以迅速可靠地实现管道声通信。     

基于DSP和FPGA的光伏并网控制器设计与实现

提出一种DSP和现场可编程门阵列(FPGA)双CPU结构的新型单相光伏并网控制方案.DSP负责基于压频转换器的高精度数据采集、最大功率点跟踪算法和电压控制环.并将计算出的最大功率点跟踪电流通过串行外围设备接口(SPI)通信方式传送给FPGA:FPGA负责新型电网电压数字锁相环算法、电流环无差拍控制和正弦脉宽调制(SPW...     

水声通信系统中的Turbo编码方案研究

为了使数据在极其复杂的水声信道中可靠传输,需要采用具有很好纠错性能的纠错码来提高信息传输的可靠性。针对水声信道多径干扰强、信道衰落严重的特点,提出了基于Turbo编码的直接序列扩频水声通信编码方案,并对其在水声多径信道中的性能进行分析。数值仿真及湖试数据处理结果表明,该编码方案具有编码增益高、抗多径能力强的特点,误码性能优于不加直接序列扩频的Turbo编码方案,更适合于强多径、衰落严重的水声信道。     

一种非对称结构的水声通信同步技术研究

针对水声通信中单一波形设计同步技术存在的适用范围有限的问题,基于伪随机序列、LFM信号以及CW脉冲提出1种非对称同步结构,快速捕捉伪随机序列实现粗同步,有利于技术的硬件实现;利用线性调频信号实现精同步,可为后续处理提供准确的帧同步;最后通过CW脉冲估计得到多普勒系数,为多普勒补偿提供参照。理论研究表明该技术在移动水声通信环境下可给出准确的帧同步以及多普勒因子,并通过仿真试验验证了该技术的有效性与可行性。     

基于HHT的水声通信系统研究

针对希尔伯特黄变换(HHT)能够给出非平稳信号的瞬时频率的特点,提出了HHT调制解调方式。通过RAKE接收和RS纠错编码技术相结合,建立起HHT水声通信系统;并对HHT水声通信系统进行系统仿真,通过仿真的误码率曲线分析了HHT水声通信系统的性能。最后经过湖试,试验数据表明HHT水声通信系统在实际通信环境中是稳定的、有效的,HHT应用于水声通信系统中是可行的。     

基于FPGA的UART设计与实现

为适应通信系统的全数字自动化控制和硬件逐渐向软件化发展的趋势,提出了一种基于FPGA(现场可编程逻辑门阵列)的UART设计与实现方案。整个UART模块采用Verilog HDL硬件描述语言进行编写,其中接收和发送模块采用有限状态机来完成,并在ISE环境下进行综合建模仿真,给出各个子模块和总模块的仿真时序图以及综合生成的RTL图。同时利用Xilinx公司的FPGA开发板对程序进行下载运行调试,结果表明整个UART模块运行稳定可靠,较好地实现了数据之间的并行和串行转换,达到了预期的设计要求。     

一种基于FX2与FPGA联用实现USB2.0通信协议的方法

USB2.0通信协议复杂、开发难度较大,对项目中采用USB2.0传输协议带来了困难.提出了一种基于FX2与FPGA联用实现USB2.0通信方法,介绍在SLAVE FIFO模式下FX2与FPGA协同工作的原理,并依此方案使用了硬件描述语言令功能得以实现,同时FPGA与用户的接口使用两个异步FIFO用于暂存发送和接收的数据,用户只需对两个FIFO进行读写即可使得FPGA与FX2联用的系统完成USB2.0协议通信,并且用户可以自行选择发送和接收数据时所用的时钟,在解决信号跨时钟域的同时增强模块可移植性和通用性.最后使用经过与Cypress上位机软件的通信测试,证明本方法切实可行.     

基于FPGA和DSP的双CPU交流位置伺服系统

设计了一套基于数字信号处理器(Digital Signal Processor,简称DSP)和现场可编程门阵列(Field-Programmable Gate Array,简称FPGA)的双CPU永磁同步电机(Permanent Magnet Synchronous Motor,简称PMSM)位置伺服系统;重点介绍了位置伺服系统的结构及软硬件设计方案.实验结果表明,软硬件设计合理,实时性好,控制精度高,有较好的动态性能.同时这种交流伺服方案,性能优越,设计简单,编程任务小,开发周期短,在其他交流伺服控制系统也具有很好的推广价值.     

基于FPGA的调制信号发生器设计

本文重点论述了一种应用DDS技术来实现调制信号发生器的设计方案。该方案选用Altera公司生产的ACEX系列FPGA——EP1K50芯片实现,能够输出正弦、方波、锯齿波、三角波、白噪声、扫频正弦、双正弦;频率范围:正弦0.5Hz~1MHz;方波、锯齿波、三角波0.5Hz~100kHz;频率分辨率可达到0.0058Hz。本文介绍了该方案各功能模块的设计实现,设计了该方案的软件和硬件,最终的测量结果表明实现了该方案的主要功能。