基于FPGA的逻辑处理器设计

对于CPU系统的软核,其能够根据实际需求进行适当的裁剪,因此,CPU设计是当前SOC设计中的重要组成部分.对于FPGA内部设计以及调试整数微处理器软核,其不仅需要涉及到CPU设计中的常规算数逻辑以及指令缓冲和指令集等方面的内容,同时还需要根据FPGA设计的内部结构特点选择对应的优化方案,像流水线结构的选择等.在本文中研究的是Virtex1000FG680-4FPGA上进行32位RISC整数微处理器的设计工作,同时需要实现运行时钟频率为30MHz等要求.     

基于FPGA的嵌入式CPU的VHDL建模和设计

目前，基于FPGA的嵌入式CPU核的设计已成为SOC设计的重要部分．提出一种嵌入式CPU核的VHDL行为建模方法，与传统的基于电路结构建模的CPU核的设计方法不同，新的VHDL建摸方法是基于指令对数据流流通控制行为的描述．使用这种方法可以快速建创建兼容已有指令集的CPU核的VHDL模型，易于修改，提高设计效率．同时介绍了兼容8051单片机指令的CPU的VHDL设计例子，并给出使用ISE7．1工具在Xilinx的Sparten 3器件上进行综合实现CPU核设计的结果和使用Modesim6．0工具进行指令操作仿真的结果．仿真的结果显示该建模方法是可行的，设计的CPU核可以运行在125MHz时钟工作频率，指令执行速度超过40MIPS．     

局部动态重构在SOPC中的应用

提出一种在Xilinx平台上基于模块的局部重构设计方法,并将其应用在片上可编程系统SOPC中.在现有Xilinx软硬件平台上,以XC2VP40内嵌的PowerPC处理器内核为基础,通过XC2VP40内部配置访问通道（ICAP）,对挂在OPB总路线上的DCT IP模块和IDCT IP模块进行动态重构.该方法实现了局部重构技术在SOPC中的应用,及FPGA硬件资源的高速时分复用,降低了系统功耗,提高了系统硬件资源的利用率.     

一种FFT并行处理机的设计与实现

专用指令集处理器具有数字信号处理器的可编程性和专用处理电路的高速性,以专用指令集处理器为核心构成的阵列式并行处理系统在高速实时处理方面有着非常重要的应用．为此,提出了一种基于专用指令集处理器的快速傅里叶变换并行处理机实现方法．设计了基于精简指令集处理器体系结构的可编程处理单元,以其为核心构成并行处理系统,采用通信矩阵解决了并行系统内各个处理单元间的数据交换问题,实现了1024点快速傅里叶变换的并行处理．实验结果表明,在快速傅里叶变换处理方面,其处理速度比典型数字信号处理器提高30％,且具有系统并行规模大、功能灵活可变、设计复杂程度适当、设计重复利用性好的优点,非常适合在现场可编程逻辑门阵列中以SoC的形式实现．     

基于SOPC的商品信息查询系统设计与实现

随着CPU性能的大幅提升,嵌入式系统的设计已经进入了更广泛的领域。在单一芯片上采用更合理的设计工艺、集成更多逻辑功能的SOC(片上系统)设计方式,已经成为了一个技术发展的趋势。其中SOPC(片上可编程系统)因为它的软件可编程的特性,更为许多嵌入式系统开发人员所青睐。本文介绍了一套基于ALTERA公司的NIOSII嵌入式CPU开发的GPRS商品信息查询系统。该系统根据SOPC的设计思想,采用ALTERA公司的NIOSII软核处理器、Telit公司的GSM模块、Atmel公司的射频基站芯片集成设计实现了GPRS无线数据通信、非接触式IC卡读写、商品信息查询显示等功能。论文从硬件设计与软件设计两个方面介绍了系统的开发流程。     

改进MIPS指令集模拟方法的研究

微处理器模拟是开发嵌入式系统的重要方法,其关键是指令集的译码.通过改进传统的MIPS指令集译码方法,采用多级索引和指令抽象技术实现了MIPS指令集模拟加速.实验证明,此法优化效果比较明显,能提高程序的执行效率.     

视频处理器软硬件协同设计

为了提高视频图像处理速度与硬件资源利用,针对一种基于精简指令集处理器与数字信号处理器（RISC/DSP）混合体系结构的媒体处理器：浙大数芯（MD32）,给出了一种软硬件协同设计策略.所给策略结合视频处理核心算法,研究分析MPEG视频编码标准的处理过程,进行了视频处理指令扩展设计,提高了数据的并行处理能力,利用了指令内并行执行特性.为有效实现扩展指令,处理器执行级采用了可扩展流水级技术.实验结果表明,指令扩展硬件成本仅占MD32的2.7%,逆离散余弦变换实现性能比MMX/SSE指令集实现的性能分别提高31%和23%,运动补偿性能比MMX指令集实现的性能提高了40%.     

基于抽象机模式的Java虚拟机设计

Java虚拟机（JVM）作为Java程序与操作系统之间的桥梁，解决了Java程序在异构操作系统上运行的问题．但现有JVM功能模块之间的强耦合性，给JVM结构和指令集的扩展带来了困难．本文基于抽象机模式设计的JVM．通过将JVM的静态特性和动态特性定义为分离组件来分散关注点，以及抽象机模式与JVM固有特性的结合实现的JVM具有松散的耦合度．可扩展的结构和指令集．以及易分配的指令语义．     

基于SOPC的多维高精运动控制系统

利用FPGA芯片中的硬件资源实现了对电机驱动器的控制和光栅尺的计数功能,并且将它们有机地统一在基于FPGA内嵌软核Nios Ⅱ的SOPC系统中,不仅具有高集成度、高可靠性等特点,而且Nios Ⅱ软核将上位机从功能单一而耗时的控制任务中解放出来,提高了系统的效率和灵活性,可以完成更加复杂的多维运动控制.经过仿真分析与实验验证,基于本系统的多维高精运动工作台的行程可达1600 mm以上,电机全速工作状态下工作台能够达到的定位精度误差小于1μm.     

基于插件技术的多目标指令集模拟器设计与实现

指令级模拟器是处理器及嵌入式系统设计的重要工具,也是进行系统体系结构软件设计评估、系统软件设计开发及软硬件协同开发的有利工具。传统的指令集模拟器大多针对特定目标系统而设计,具有极大的目标依赖性。文章提出了一种基于插件构建技术的方法,利用插件的独立性、封闭性和利于扩展的特性,极大提高了多目标系统的开发效率。     

一种基于SOPC的语音-文本转换技术

为增加大型系统数据输入方式的多样化和灵活性,提出一种基于片上可编程系统(System On Programmable Chip,SOPC)的语音-文本转化方法。通过采用SOPC软硬协同设计实现基于线性预测编码(Linear Predictive Coding,LPC)算法的语音信号处理。与其他现有的实现方式比较,该方法可大大节约系统硬件资源,具有更优的处理性能,适用于大型系统用户数据输入源。     

基于SOPC的自演化硬件实现

提出了一种基于SOPC（片上可编程系统）的自演化硬件实现的设计方法,并以Virtex-ⅡPro开发板为硬件平台,内嵌的软核处理器Microblaze为控制核心.首先使用VHDL硬件描述语言设计虚拟可重构电路;然后将虚拟可重构电路定制成可进化IP核并通过OPB总线与软核处理器相连;最后在处理器上编写遗传算法程序对定制的可进化核进行进化操作,以一位加法器为例验证了自演化硬件的实现.结果表明,该方法不但可以大大简化染色体编码,便于进化操作,而且软件上操作灵活方便,硬件上又具有可定制性.     

网络数字音频终端设计

研究了一种基于SOPC技术的嵌入式网络数字音频终端的设计方案。该终端通过在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块实现其主要硬件电路,结合系统的软件设计控制音频解码芯片VSl003和音频信息的网络传输。该文详细介绍了其中的硬件设计、软件设计和网络传输等方面的内容。     

Hardware-Software Co-Simulation for SOC Functional Verification

A hardware-software co-simulation method for system on chip (SOC) design is discussed. It is based on an instruction set simulator (ISS) and an event-driven hardware simulator, and a bus interface model that is described in C language provides the interface between the two. The bus interface model and the ISS are linked into a singleton program the software simulator, which communicate with the hardware simulator through Windows sockets. The implementation of the bus interface model and the synchronization between hardware and software simulator are discussed in detail. Co-simulation control of the hardware simulator is also discussed.     

基于C8051单片机的无线温度监测系统

C8051F单片机是完全集成的混合信号系统芯片（SoC）,具有与8051指令集完全兼容的CIP-51内核和高速、高性能、高集成度等特点。在本文设计的无线温度监测系统中取得了较好的效果,系统的软件开发和硬件与上位机软件的集成测试表明,系统运行稳定可靠,取得了预期效果。     

一种SOC微处理器IP核的优化设计

该文提出了多种改善微处理器设计的优化方法.在系统结构上,采用四级流水结构,改善了微处理器的执行效率;为了解决数据相关问题,采用了bypass技术,并进一步提高了流水线的效率.在CPU结构上,采用纯组合逻辑电路和改进的ALU算法,来提高处理器的速度.最后,对该CPU核完成了仿真和综合,并在FPGA上成功地实现.实验结果表明设计的SOC处理器在指令上与通用的PIC16C57的处理器兼容,而执行效率为其4倍,系统时钟可达到40MHz以上.     

Verification of instruction set specification for an ASIP

In order to gain the great performance of ASIP, this paper discusses different aspects of an ASIP instruction set specification like syntax, encoding, constraints as welt as behaviors, and introduces our ADL model based methodology to check them. The automatic generation of test cases based on our straight-forward instruction representation is shown, and the efficient generation of them with good coverage is shown as well. The verification of the constraint checker, a very important tool for programmer, is performed. Results show that the toolkit can find some errors in previous delivery tools, and the introduced methodology verifies the feasibility of our instruction set specification.     

基于NIOSⅡ的数字电子钟设计与实现

以NioslCycloneEPIC20F400C7开发板为硬件平台,利用OuartusⅡ、SOPCBuilder和NiosⅡIDE软件设计来实现一个基于SOPC的多功能数字电子钟,该电子钟系统由FPGA部分（包括Nios11CPU核、内部定时器、Avalon总线等）、存储器部分（包括SRAM、FLASH）和外围元件部分（按键、LCD显示器）三大部分构成,经过C语言编程使该电子钟具有能够在液晶屏上显示帮助信息,具有时问、日期、状态提示的功能,并可利用4个按键对时间（小时和分钟）、日期（年月日）进行设置（包括退出设置）。经测试该电子钟具有较好的时间精度。