用于16位流水线ADC的高速动态比较器设计

介绍一种用于16位100MS/s流水线ADC中第一级子ADC的开关电容高速动态比较器电路,在传统的前置放大器加锁存比较电路结构的基础上,设计再生比较器的复位信号,增加失调消除反馈环路,当输入信号在各基准电压判定点附近一定范围内时交叉输出0、1电平,一方面均衡噪声,另一方面消除因工艺制造失配等带来的失调误差的影响。电路采用0.18μm 1.8V1P5MCMOS工艺,在1.8V条件下传输延时约300ps,转换速率约100ps,功耗约250μA,失调电压仅约0.2mV,可以满足16位流水线ADC对比较器性能的要求。     

一种14位125MHz采样/保持电路的设计

设计了一种高性能采样/保持(S/H)电路,采用全差分电容翻转型的主体结构,有效减小了噪声和功耗.在电路设计中,采用栅压自举开关,极大地减小了非线性失真,同时,有效地抑制了输入信号的直流偏移.采样/保持放大器电路采用折叠共源共栅结构,由于深亚微米工艺中器件本征增益减小,S/H电路为达到更高增益,采用增益提升技术.设计的采样/保持电路采用0.18μm1P5M工艺实现,在1.8V电源电压、125 MHz采样速率下,输出差动摆幅达到2 V(VP-P),输入信号到奈奎斯特频率时仍能达到98 dB以上的无杂散动态范围(SFDR),其性能满足14位精度、125MHz转换速率的流水线ADC要求.     

低功耗、全差分流水线操作CMOSA/D转换器

提出一种基于运算跨导放大器共享技术的流水线操作A/ D转换器体系结构,其优点是可以大幅度降低芯片的功耗和面积.采用这种结构设计了一个10位2 0 MS/ s转换速率的全差分流水线操作A/ D转换器,并用CSMC0 .6 μm工艺实现.测试结果表明,积分非线性为1.95 L SB,微分非线性为1.75 L SB;在6 MHz/ s采样频率下,对1.84 MHz信号转换的无杂散动态范围为5 5 .8d B;在5 V工作电压、2 0 MHz/ s采样频率下,功耗为6 5 m W.     

一种用于12位250MSPS流水线ADC的中频采样前端

设计了一种具有中频采样功能的流水线ADC采样保持前端电路.采样保持前端电路采用基于开关电容的底板采样翻转式结构,运算放大器采用了米勒补偿型两级结构以提高信号摆幅,采样开关采用了消除衬底偏置效应的自举开关以提高中频采样特性.该采样保持前端电路被运用于一种12位250 MSPS流水线ADC,电路采用0.18μm lP5M 1.8 V CMOS工艺实现,测试结果表明该ADC电路在全速采样条件下对于20 MHz的输入信号得到的SNR为69.92 dB,SFDR为81.17 dB,-3 dB带宽达700 MHz以上,整个前端电路的功耗为58 mW.     

一种采用双采样技术的高性能采样保持电路

介绍了一种高性能的采样保持电路。他采用双采样结构,使得在同样性能的运算放大器条件下,采样速率成倍提高,降低对运放的要求;使用补偿技术的两级运算放大器有较高增益和输出摆幅;采用栅压自举电路,消除开关导通电阻的非线性,减小电荷注入效应和时钟溃通。在SMIC 0.25μm标准工艺库下仿真,该采样保持电路可试用于高速高精度流水线ADC。     

一种14位105 MSPS高速高精度模数转换器设计

采用4位量化增益数模单元实现了流水线的第一级子级和最后一级采用4位FLASH ADC组成的系统架构,设计了 一款基于流水线型的14位105ＭＨｚ,采样速率的高速高精度模数转换器。多位量化较好地抑制了后级电路的噪声和失真衰减,采用采样电容翻转式结构实现了采样保持电路,在较高采样速率下,尽量降低功耗。电路采用SMIC 0.18μｍ 混合信号工艺进行设计验证,测试结果表明,在输入信号频率为70ＭＨｚ,采样速率为105ＭＨｚ时,无杂散动态范围为84.2ｄＢ,信噪比为 73.2ｄＢ,有效位数约为11.8ｂｉｔ。     

用于PET成像系统的流水线ADC设计

针对高性能PET前端电子微系统结构中多通道前端读出电路和高速高分辨率模数转换的特点,设计了12 bit 10 MHz的流水式ADC.整个电路主要由采样保持电路、乘法数模转换电路、子模数转换电路、延时对准电路、数字校正电路、两相不交叠时钟电路六个模块组成.电路采用TSMC 0.18μm mixed signal CMOS工艺实现.电路仿真结果表明,流水线ADC的DNL为-0.6832～0.5994 LSB,INL为-0.7997～0.7576 LSB,SNR为62.140 6dB,ENOB为10.03 bit.本文所设计的Pipelined ADC电路性能指标满足系统设计的要求.     

一种模数转换器的采样保持/增益减法电路设计

文章介绍了一种适用于算法型流水线模数转换器（Pipeline ADC）的CMOS全差分采样保持／减法增益电路的设计。该电路的工作电压为3V，在70MHz的采样频率下可达到10位以上的精度：调节型共源共栅运算放大器可在不增加更多的级联器件的情况下就可以获得很高的增益及很大的输出阻抗：专为算法型模数转换器设计的采样保持／增益减法电路通过时序控制可实现校准状态和正常转换状态的转换：通过底极板采样技术和虚拟器件有效地消除了电荷注入及时钟馈通。最后用HSPICE仿真，证明其适用于10bit及以上精度的算法型流水线模数转换器。     

一种用于流水线A/D转换器的低功耗采样/保持电路

文章介绍了一种适用于10位20MS／s流水线A／D转换器的采样／保持（S／H）电路。该电路为开关电容结构，以0．6μm DPDM CMOS工艺实现。采用差分信号输入结构，降低对共模噪声的敏感度，共模反馈电路的设计稳定了共模输出，以达到高精度。该S／H电路采用低功耗运算跨导放大器（OTA），在5V电源电压下，功耗仅为5mW。基于该S／H电路的流水线A／D转换器在20MHz采样率下，信噪比（SNR）为58dB，功耗为49mW。     

9位100 MSPS流水线结构A/D转换器的设计

提出一种采用三级流水线型结构的9位100 MSPS折叠式A/D转换器,具体分析了其内部结构。电路使用0.6 μm Bipolar工艺实现, 由5 V/3.3 V双电源供电, 经优化设计后, 实现了9位精度,100 MSPS的转换速度,功耗为650 mW,差分输入范围2.2 V。给出了在Cadence Spectre的仿真结果,讨论了流水线A/D转换器设计的关键问题。     

30兆赫采样频率的采样-保持电路和减法-增益电路的误差分析及设计

介绍一种 1 0位分辨率、3 0 MHz采样频率流水线操作 A/D变换器中的 CMOS全差分采样 -保持(S/H)电路和级间减法 -增益 (SUB/GAIN)电路的设计。首先概述这种电路在流水线 ADC中的作用和工作原理 ,然后逐一讨论它的各种误差源对整体精度的影响。在此基础上通过理论分析和计算机辅助分析 ,完成电路的优化设计。最后用 HSPICE软件对优化后的电路仿真 ,证明其性能完全达到设计指标     

一种10位50 MSPS CMOS流水线A/D转换器

介绍了一种CMOS流水线结构高速高精度A／D转换器，该器件具有50MHz工作频率和10位分辨率。设计采用双采样技术，提高了有效采样率；由于运用了冗余数字校正技术，可以采用低功耗的动态比较器。对转换器的单元结构进行了优化，并对主要电路进行了分析。     

一种改进型8位50 MSPS流水逐次逼近A/D转换器

通过理论分析和实验仿真,提出了一种基于流水线技术的逐次逼近型ADC,分析了电路原理和电路结构;阐述了如何通过流水结构来提高逐次逼近型ADC的性能.相关测试表明,设计的A/D转换器最高转换速度为50 MSPS;在0.5 MHz输入信号下的信噪谐波比为45.7 dB,在4.0 MHz输入信号下的信噪谐波比为31.6 dB.     

12位双路同时转换A／D转换器AD7862及其应用

AD7862是美国AD公司推出的一种12位4通道双路同时采样转换高速模数转换器。文中介绍了它的性能特点，内部结构，工作时序，以及在介损角测量中的应用，并详细给出了其与单片机的接口及C51语言的应用程序。     

基于LF398的采样保持放大电路的设计要点

设计了基于LF398的采样保持电路,给出了电路中采用的电容、电阻、电位器的典型值;同时对其输出信号的放大保护电路进行了设计,并强调了合理选取补偿电阻、设计分压保护电路和抑制零点漂移三个要点。     

并行分时流水线A/D转换器系统级研究

基于并行分时A/D转换器的理论研究,对该类型A/D转换器进行了系统行为级设计和仿真。分析了系统中并行误差及流水线A/D转换器等误差源对整个系统性能的影响。通过计算机仿真,给出了系统模块的设计参数。通过理论分析与系统仿真,为并行分时流水线A/D转换器的设计提供了理论依据和数据参考,为该类型A/D转换器提供了设计优化方向。     

一种高速低压用增益增强型运算跨导放大器设计

设计了一种全差分增益增强CMOS运算跨导放大器,用于12位100 MHz采样频率的流水线A/D转换器。详细分析了辅助运放产生的零极点对,优化了建立时间。电路采用中芯国际（SMIC）0.18μm混合信号CMOS工艺设计, 1.8 V电压供电。仿真结果表明,运算放大器的开环增益为102 dB,在3pF负载电容下单位增益带宽为1.27G,精度为0.01%时的建立时间为4.3 ns。     

DVB-T接收前端下变频电路设计

介绍了DVB-T接收系统前端下变频的基本原理,设计了DVB-TRF信号到基带信号的下变频电路。电路基本原理为,调谐器将RF信号混频到中频,A/D转换器带通采样,将中频信号搬移到基带部分,得到数字基带信号。电路的控制部分由MCU和D/A转换器组成。本电路实现了对DVB-TRF信号的转换,得到了DVB-T数字基带信号。     

串行及并行A/D转换器在高速数据采集中的采样差别性分析

串行和并行接口模式是A/D转换器诸多分类中的一种,但却是应用中器件选择的一个重要指标.在同样的转换分辨率及转换速度的前提下,不同的接口方式不但影响了电路结构,更重要的是将在高速数据采集的过程中对采样周期产生较大影响.本文通过12位串行ADC ADS7822和并行ADC ADS774与AT89C51的接口电路,给出二者采样时间的差异性.     

一种带自适应斜坡补偿的PCM控制Boost变换器

设计了一种带自适应斜坡补偿的峰值电流模式(PCM)控制Boost变换器。采用一种低功耗自适应斜坡补偿电路,使得升压(Boost)变换器能够实现宽输出范围和高带载能力。在此基础上,提出了一种应用于Boost变换器的电感电流采样电路,该电路实现了高采样速度和高采样精度,且具备全周期的电感电流采样特点。变换器基于SMIC 180 nm BCD CMOS工艺设计。仿真结果表明,该带自适应斜坡补偿的PCM控制Boost变换器输入电压转换范围为2.8 V～5.5 V,输出电压转换范围为4.96 V～36.1 V,最大输出负载电流高达5 A。